多通道混合數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

(西安工業(yè)大學(xué) 光電工程學(xué)院，西安 710021)

0 引言

為了能夠考核戰(zhàn)斗部的威力與作戰(zhàn)效能，靜爆試驗(yàn)一直是兵器裝備試驗(yàn)行業(yè)廣泛采用的方式方法。而評(píng)估破片的速度、大小與散布特征又是戰(zhàn)斗部靜爆實(shí)驗(yàn)的核心測(cè)試內(nèi)容。國(guó)內(nèi)外通常采用靜爆試驗(yàn)的方法測(cè)量戰(zhàn)斗部爆炸產(chǎn)生的破片的威力。其中，破片速度測(cè)量是試驗(yàn)測(cè)試的核心內(nèi)容之一。傳統(tǒng)破片速度測(cè)量方法分為三種：網(wǎng)靶法、光電靶法和高速攝影法[1-3]。

文獻(xiàn)[3-4]分別設(shè)計(jì)了二維光幕測(cè)試破片速度并對(duì)破片的大小體積進(jìn)行估算的測(cè)試原理。錢禮華[5]介紹了梳狀靶在破片測(cè)速中的應(yīng)用問題，指出破片測(cè)速中現(xiàn)場(chǎng)數(shù)據(jù)采集的困難并研制了一種破片測(cè)速用的數(shù)據(jù)存儲(chǔ)裝置。劉秀及劉吉[6]針對(duì)破片參數(shù)測(cè)試中需要多點(diǎn)分布測(cè)試的問題，提出一種以爆炸火光作為觸發(fā)信號(hào)源的多通道同步分布式數(shù)據(jù)采集系統(tǒng)，將火光作為觸發(fā)信號(hào)啟動(dòng)采集系統(tǒng)[7]。

差分式梳狀激光光幕探測(cè)器是為靜爆試驗(yàn)中速度測(cè)試而產(chǎn)生的一種較新的技術(shù)。它是一種基于激光掃描陣列技術(shù)的差分式光幕，差分式光幕在其光闌狹縫下有兩排光電二極管，它應(yīng)用光學(xué)對(duì)稱的兩個(gè)探測(cè)視場(chǎng)形成差分探測(cè)結(jié)構(gòu)。通過探測(cè)對(duì)稱光幕光通量的相對(duì)變化感知運(yùn)動(dòng)目標(biāo)達(dá)到預(yù)定空間位置的精確時(shí)刻。當(dāng)有目標(biāo)垂直穿過幕面時(shí)，引起的光通量變化會(huì)導(dǎo)致接收的光電管產(chǎn)生一個(gè)脈沖信號(hào)，產(chǎn)生被測(cè)目標(biāo)的過幕信號(hào)[8-9]。

圖1 差分式梳狀激光光幕

通過信號(hào)處理與分析，可以通過過幕信號(hào)的時(shí)域特征來表示目標(biāo)穿過光幕的特征時(shí)刻[10-11]。當(dāng)一定數(shù)量的差分式光幕通過排列組合形成類似于“梳齒”的形狀后，這樣的探測(cè)器便具備一定的辨識(shí)同時(shí)過幕的多個(gè)破片的能力，能夠?qū)ζ破┻^幕面時(shí)相對(duì)探測(cè)器的大致方向進(jìn)行粗略的估計(jì)，必要時(shí)，這個(gè)估計(jì)值可以對(duì)破片速度的測(cè)試結(jié)果進(jìn)行一定的修正，用來提高測(cè)試精度[12-13]。

實(shí)際測(cè)試過程中，根據(jù)被測(cè)物的特點(diǎn)，同時(shí)在不同位置布置多個(gè)探測(cè)器，而單個(gè)探測(cè)器各個(gè)差分梳齒的輸出是獨(dú)立的，如果要對(duì)破片的過幕信號(hào)進(jìn)行記錄采集，就必須滿足每個(gè)通道占用不同的數(shù)據(jù)采集通道。并且對(duì)于高速破片來說，提高采集信號(hào)的時(shí)間分辨率是保證速度測(cè)量精度的必要措施。

為解決上述問題，本文設(shè)計(jì)一種具有自治能力的多通道混合數(shù)據(jù)采集系統(tǒng)，以滿足對(duì)差分式梳狀激光幕探測(cè)器的數(shù)據(jù)采集需求。

1 系統(tǒng)總體結(jié)構(gòu)

靜爆試驗(yàn)測(cè)試系統(tǒng)整體由4部分組成，如圖2所示。其中前級(jí)差分式梳狀激光光幕探測(cè)器完成對(duì)飛行破片的探測(cè)及感知任務(wù)、輸出相應(yīng)的模擬信號(hào)，多通道混合數(shù)據(jù)采集系統(tǒng)完成對(duì)前級(jí)數(shù)據(jù)采集剔除、有效數(shù)據(jù)片段UTC打標(biāo)及傳輸任務(wù)，數(shù)據(jù)處理軟件完成對(duì)采集數(shù)據(jù)的二次分析、處理及人機(jī)交互任務(wù)，溫度自適應(yīng)控制系統(tǒng)完成對(duì)探測(cè)設(shè)備機(jī)箱內(nèi)部溫度的管控，使整體設(shè)備處于恒溫狀態(tài)。

圖2 靜爆試驗(yàn)測(cè)試系統(tǒng)整體架構(gòu)圖

針對(duì)前級(jí)探測(cè)系統(tǒng)輸出特性，本設(shè)計(jì)完成整體系統(tǒng)中多通道混合數(shù)據(jù)采集系統(tǒng)的硬件電路及控制軟件設(shè)計(jì)及功能測(cè)試。實(shí)現(xiàn)主要技術(shù)指標(biāo)見表1。

表1 主要技術(shù)指標(biāo)

如圖1中虛線框中所示，本設(shè)計(jì)采用以FPGA+ARM為核心的方案。為滿足采集系統(tǒng)對(duì)高精度時(shí)間頻率的要求，首先通過GPS的PPS信號(hào)對(duì)壓控溫補(bǔ)晶振進(jìn)行馴服，使得本地時(shí)鐘系統(tǒng)與當(dāng)前UTC時(shí)間保持μs級(jí)別的同步。然后FPGA控制數(shù)據(jù)的采集并完成剔除及有效數(shù)據(jù)片段的緩沖及打標(biāo)UTC時(shí)間片段。最后ARM根據(jù)上位機(jī)要求，讀取緩沖有效數(shù)據(jù)，通過USB總線傳輸至上位機(jī)，其中有效數(shù)據(jù)片段的組成由前級(jí)探測(cè)器輸出的模擬信號(hào)片段及當(dāng)前片段對(duì)應(yīng)的UTC時(shí)間組成，如圖3所示，其中波形為采集前級(jí)探測(cè)器輸出的彈形信息，起點(diǎn)數(shù)字標(biāo)注本彈形產(chǎn)生的UTC時(shí)刻，如084522-121-256表示本波形UTC時(shí)間為08點(diǎn)45分22秒121毫秒256微秒。

圖3 混合信號(hào)

2 系統(tǒng)硬件設(shè)計(jì)

2.1 板級(jí)時(shí)鐘

晶振時(shí)鐘短期穩(wěn)定性好，隨機(jī)誤差較小，而GPS的PPS秒脈沖沒有累計(jì)誤差的特點(diǎn)，使用GPS對(duì)晶振時(shí)鐘進(jìn)行馴服，以消除晶振時(shí)鐘的累計(jì)誤差及產(chǎn)生本地UTC時(shí)間并細(xì)分到μs級(jí)。

時(shí)鐘馴服的基本原理是利用衛(wèi)星授時(shí)接收機(jī)提供的固定頻率信號(hào), 與本地振蕩器產(chǎn)生的振蕩信號(hào)進(jìn)行比對(duì)，獲得頻率差；再通過對(duì)本地振蕩器的調(diào)節(jié)，使振蕩頻率與衛(wèi)星的振蕩頻率一致，從而完成對(duì)高穩(wěn)晶振的馴服校頻過程。

GPS芯片選取雙模的BD126，其接收頻率GPS L1與BeiDou B1，冷啟動(dòng)31 s，熱啟動(dòng)1 s。輸出電平TTL，波特率9600 bps，PPS輸出頻率1 Hz，脈沖寬度100 ms。

圖4 GPS馴服壓控溫補(bǔ)晶振流程圖

馴服過程：ARM解析GPS產(chǎn)生的秒級(jí)UTC時(shí)間，并通過SPI總線傳至FPGA。PPS秒脈沖及晶振時(shí)鐘進(jìn)入FPGA，F(xiàn)PGA對(duì)CLK進(jìn)行分頻至10 MHz并記錄相鄰兩個(gè)PPS脈沖上升沿之間的個(gè)數(shù)。并將誤差值傳遞至ARM。ARM結(jié)合當(dāng)前頻率誤差值來調(diào)整晶振壓控端電壓值，進(jìn)而調(diào)整晶振的震蕩時(shí)鐘周期，使用晶振趨向于一個(gè)標(biāo)準(zhǔn)值，并于當(dāng)前UTC時(shí)鐘保持同步。

圖5 GPS及溫補(bǔ)晶振電路圖

2.2 模擬信號(hào)調(diào)理及采集電路

前端信號(hào)調(diào)理電路為一個(gè)二階的巴特沃斯濾波器、電壓跟隨及低通濾波器，主要完成對(duì)輸入信號(hào)的鉗位保護(hù)、濾波帶寬限制及輸出滿足AD芯片輸入驅(qū)動(dòng)能力要求。采用TI公司的ADS7888芯片，ADS7888是一個(gè)8bit，1MSPS的模數(shù)轉(zhuǎn)換器，該逐次比較型模數(shù)轉(zhuǎn)換芯片內(nèi)部包含一個(gè)基于電容的采集保持器。16路通道每一通道使用一片ADS7888芯片，各通道之間相互獨(dú)立工作。ADS788數(shù)字控制端為L(zhǎng)VTTL電平、三線串行接口，依此為CS，SCLK，SDO。其與FPGA通用IO連接，由FPGA控制AD的采集時(shí)序。

圖6 模擬信號(hào)采集及調(diào)理電路

2.3 ARM及USB驅(qū)動(dòng)電路

ARM芯片選用意法半導(dǎo)體公司的STM32F429，其內(nèi)核Cortex-M4主頻可達(dá)180 MHz，32位。主要使用該片內(nèi)資源有 3個(gè)DMA，1個(gè)UART，1個(gè)USB HS控制器，F(xiàn)MC控制器等。選擇該芯片的主要原因是其內(nèi)部提供專用的USB協(xié)議層及數(shù)據(jù)調(diào)度總線資源，在USB高速運(yùn)行過程中，并不占用CPU資源，且外部?jī)H需要USB2.0PHY芯片支持即可工作。

USB PHY層選用芯片USB3300，該芯片遵守USB2.0 Transceiver Macrocell Interface 協(xié)議，8bit的數(shù)據(jù)位寬，主時(shí)鐘24 MHz，支持USB2.0高速模式。

2.4 FPGA及DDR存儲(chǔ)電路

使用型號(hào)為MT47H64M16HR的兩片DDR2作為數(shù)據(jù)緩沖芯片,其單片容量1 Gbit，兩片組合總?cè)萘繛?*1 Gbit=2 Gbit 即為256 MByte。單片DDR2存儲(chǔ)器為16 bit，兩片存儲(chǔ)器共用控制線和地址線，數(shù)據(jù)線并列，即組成了32位的2 Gb的存儲(chǔ)器組，其帶寬可達(dá)達(dá)：166.7M*2*32約為10 Gbit?？蓾M足數(shù)據(jù)緩沖速率及容量的需求。

FPGA采用Alter Cyclone Ⅳ系列得EP4CE30F23C6，其內(nèi)部含有15408的可編程邏輯單元，片上有516Kbit RAM，4個(gè)PLL，343個(gè)IO口及豐富的布線資源。板載晶振選用頻率50 MHz，頻率穩(wěn)定性小于1 ppm的溫補(bǔ)晶振。50 MHz經(jīng)過FPGA內(nèi)部鎖相環(huán)配置至100 MHz作為全局時(shí)鐘。Alter提供該型號(hào)的DDR—IP核，能簡(jiǎn)化DDR復(fù)雜時(shí)序的讀寫要求。

2.5 電源電路

電源主要分模擬區(qū)域跟數(shù)字區(qū)域，外部提供+12 V的輸入電壓，經(jīng)過設(shè)計(jì)的電源轉(zhuǎn)換電路，轉(zhuǎn)換為系統(tǒng)正常工作時(shí)的電壓。其中模擬區(qū)域供電為+5 V，數(shù)字區(qū)域供電有+5 V，+3.3 V，+2.5 V，+1.8 V。主選芯片MP2359是單片降壓開關(guān)模式轉(zhuǎn)換器，帶有一個(gè)內(nèi)置的功率MOSFET，開關(guān)導(dǎo)通電阻0.3 Ω。其輸入范圍4.5～24 V,可調(diào)輸出范圍從0.8～15 V。MP2359可實(shí)現(xiàn)電流的峰值輸出電流在很寬的輸入電源范圍內(nèi)出色的負(fù)載及電壓調(diào)節(jié)。故障條件下的保護(hù)動(dòng)作包括逐周期電流限制和熱關(guān)機(jī)，通過改變FB端口的反饋電阻易得到所需電壓且封裝TSOT23 -6小巧，便于PCB設(shè)計(jì)實(shí)現(xiàn)。

圖7 MP2359部分電源結(jié)構(gòu)圖

3 系統(tǒng)軟件設(shè)計(jì)

整個(gè)系統(tǒng)軟件有FPGA內(nèi)部邏輯、ARM控制程序組成。對(duì)于實(shí)時(shí)性要求高的部分由FPGA處理，對(duì)如復(fù)雜繁瑣的控制信息由ARM處理。

FPGA作為整個(gè)系統(tǒng)的關(guān)鍵之一，其內(nèi)部時(shí)序設(shè)計(jì)至關(guān)重要，結(jié)構(gòu)如圖8所示。其中FPGA完成的工作按功能劃分主要分為三大類：1)對(duì)模擬數(shù)據(jù)的采集、剔除、打時(shí)標(biāo)及緩沖；2)協(xié)助ARM完成GPS對(duì)本地時(shí)鐘的馴服；3)接收ARM的控制指令完成相應(yīng)的任務(wù)。

圖8 FPGA內(nèi)部邏輯圖

ARM主要負(fù)責(zé)工作：1)接收上位機(jī)控制指令并完成對(duì)應(yīng)操作；2)結(jié)合FPGA完成對(duì)本地時(shí)鐘的馴服；3)讀取FPGA緩沖的數(shù)據(jù)并通過USB總線向上位機(jī)發(fā)送。

圖9 ARM主程序流程圖

系統(tǒng)整體上電后進(jìn)入初始化狀態(tài)首先完成本地時(shí)鐘與UTC時(shí)鐘同步，由ARM、DA、FPGA、GPS及壓控溫補(bǔ)晶振共同完成，其過程分為三個(gè)階段。

第一階段在上電后的二十分鐘內(nèi)使機(jī)箱內(nèi)部溫度及GPS信號(hào)區(qū)域穩(wěn)定，GPS正常接收衛(wèi)星信號(hào)并通過串口輸出當(dāng)前對(duì)應(yīng)的UTC時(shí)間碼文及TTL電平的PPS秒脈沖信號(hào)。ARM解析串口信息得到當(dāng)前的UTC時(shí)間并通過SPI總線傳輸至FPGA，形成秒級(jí)系統(tǒng)時(shí)鐘。第二階段晶振輸入時(shí)鐘進(jìn)入FPGA并進(jìn)行5分頻至10 MHz，通過計(jì)數(shù)器連續(xù)測(cè)量相鄰PPS秒脈沖上升沿之間10 MHz時(shí)鐘上升沿的個(gè)數(shù)，并計(jì)算其與標(biāo)準(zhǔn)值的偏差ΔT并將該值傳遞至ARM。第三階段于GPS信號(hào)在傳輸過程中有一定程度的干擾，使得PPS信號(hào)存在抖動(dòng)。ARM接收一段時(shí)間內(nèi)的偏差ΔT1，ΔT2，ΔT3，…，ΔTn，ΔTn + 1…，以n作為窗口長(zhǎng)度對(duì)其中的n個(gè)測(cè)量值取平均值。通過移動(dòng)窗口得到誤差值Δe1，Δe2，Δe3，…，Δen，Δen+1…。如式(1)所示：

(1)

通過PID算法計(jì)算當(dāng)前需要輸出的控制電壓值Un。ARM通過控制DA調(diào)整晶振壓控端電壓值調(diào)整其頻率。

(2)

經(jīng)過系統(tǒng)初始化狀態(tài)的調(diào)整，壓控溫補(bǔ)晶振輸出時(shí)鐘趨向一個(gè)標(biāo)準(zhǔn)值并且與當(dāng)前UTC時(shí)間同步，形成板上微妙級(jí)系統(tǒng)時(shí)鐘。

當(dāng)系統(tǒng)完成初始化工作后，進(jìn)入主循環(huán)進(jìn)行任務(wù)處理，此時(shí)系統(tǒng)的工作狀態(tài)均由上位機(jī)控制指令管理。

圖10 ARM子程序流程圖

由于系統(tǒng)整體工作時(shí)長(zhǎng)往往達(dá)數(shù)小時(shí)，且實(shí)時(shí)采集模擬數(shù)據(jù)量達(dá)到每秒16兆字節(jié)，龐大的數(shù)據(jù)量給存儲(chǔ)及傳輸通道帶來嚴(yán)重的壓力，且不便于后續(xù)軟件處理。上位機(jī)軟件算法根據(jù)系統(tǒng)整體要求配置合適的TS和Vm閾值作為數(shù)據(jù)篩選依據(jù)并傳遞至本系統(tǒng)，其中TS表示時(shí)域上采集信號(hào)脈沖寬度，Vm表示脈沖信號(hào)幅值閾值。FPGA根據(jù)其配置的閾值在數(shù)據(jù)采集階段，對(duì)每個(gè)通道設(shè)置一定深度的乒乓緩沖區(qū)，當(dāng)其中一個(gè)緩沖區(qū)滿時(shí)，數(shù)據(jù)緩沖至另一通道。在此期間檢測(cè)其中數(shù)據(jù)點(diǎn)是否滿足閾值要求，若滿足則向DDR中繼續(xù)緩沖該數(shù)據(jù)并根據(jù)上位機(jī)的控制指令進(jìn)行傳輸，若不滿足閾值條件則清除該緩沖區(qū)域數(shù)據(jù)，不做保留。

為保證數(shù)據(jù)的不丟失，F(xiàn)PGA內(nèi)部設(shè)三級(jí)緩沖區(qū)并配合片外DDR緩沖區(qū)域，共可緩沖2556 MByte。FPGA與STM32F429通過并行FMC總線相連接，并且ARM內(nèi)部三個(gè)DMA均被使用各個(gè)獨(dú)立工作服務(wù)于相應(yīng)的單元，完成數(shù)據(jù)的搬運(yùn)工作，并產(chǎn)生相應(yīng)的標(biāo)志位。上位機(jī)通過Libusb庫(kù)實(shí)時(shí)輪詢ARM端口，將采集數(shù)據(jù)通過USB2.0高速模式傳遞至上位機(jī)。

4 實(shí)驗(yàn)結(jié)果與分析

多通道混合數(shù)據(jù)采集系統(tǒng)完成與前后級(jí)系統(tǒng)的聯(lián)調(diào)試驗(yàn)，并且經(jīng)過高低溫工作及貯存、功能振動(dòng)及電磁兼容性試驗(yàn)，產(chǎn)品滿足技術(shù)指標(biāo)。并采用型號(hào)為XGK01型校驗(yàn)儀產(chǎn)生時(shí)序可控的模擬光信號(hào)入射至前級(jí)探測(cè)器，通過本采集系統(tǒng)對(duì)前級(jí)探測(cè)器輸出信號(hào)進(jìn)行采集，并校驗(yàn)儀進(jìn)行對(duì)比，其中無漏采集信號(hào)現(xiàn)象發(fā)生、且產(chǎn)生的信號(hào)UTC時(shí)標(biāo)值與校驗(yàn)儀達(dá)到一致。

5 結(jié)束語(yǔ)

本文針對(duì)靜爆試驗(yàn)中差分式梳狀激光光幕探測(cè)器的輸出特性設(shè)計(jì)一款多通道混合數(shù)據(jù)采集系統(tǒng)。詳細(xì)介紹了該的硬件及軟件設(shè)計(jì)，其中以為FPGA+ARM為核心架構(gòu),主要包括GPS馴服溫補(bǔ)晶振單元、有效數(shù)據(jù)UTC時(shí)間打標(biāo)及緩沖單元單元及ARM上位機(jī)通信單元，其中數(shù)據(jù)采集及打標(biāo)為該系統(tǒng)核心。采用FPGA作為處理器確保數(shù)據(jù)采集及UTC時(shí)間的實(shí)時(shí)性及準(zhǔn)確性，ARM確保設(shè)備控制及系統(tǒng)與上位機(jī)交互的便利性。試驗(yàn)結(jié)果表明，應(yīng)用本設(shè)計(jì)進(jìn)行混合信號(hào)采集可為后續(xù)處理軟件提供破片過幕的彈波信息及特征時(shí)刻進(jìn)行有效、精確的提取。