SCR組和保護(hù)器件的設(shè)計(jì)與驗(yàn)證

趙莉

摘? 要：硅控整流器SCR（Silicon Controlled Rectifier）以及SCR的衍生器件跟二極管和GGNMOS（Grounded? Gate NMOS）一樣均是應(yīng)用較為廣泛的ESD保護(hù)器件。相比二極管和GGNMOS兩類ESD保護(hù)器件，SCR ESD器件能夠?qū)崿F(xiàn)從高阻態(tài)到低阻態(tài)轉(zhuǎn)換，而且具備可再生性，因此設(shè)計(jì)合理的SCR將具備非常高的ESD防護(hù)等級(jí)。本文首先介紹了SCR結(jié)構(gòu)ESD泄放能力和工作機(jī)理，然后針對(duì)SCR組合保護(hù)器件的結(jié)構(gòu)，結(jié)合理論分析與器件仿真對(duì)其關(guān)鍵特性進(jìn)行設(shè)計(jì)保證;最后，基于某0.18um的工藝，設(shè)計(jì)多個(gè)ESD單體進(jìn)行流片并進(jìn)行TLP測(cè)試，證明本文設(shè)計(jì)的SCR組合保護(hù)結(jié)構(gòu)具有較高的單位面積ESD性能。

關(guān)鍵詞：ESD? SCR? 組合保護(hù)結(jié)構(gòu)? 器件仿真? TLP單體測(cè)試

中圖分類號(hào)：TN43 ? ? ? ? ? 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2020）07（c）-0117-03

Abstract： SCR （silicon controlled rectifier） and its derivatives are widely used ESD protection devices like Diode and GGNMOS （grounded gate NMOS）. Compared with Diode and GGNMOS， SCR ESD device can realize the transition from high resistance state to low resistance state， and it is renewable.Therefore， with reasonable design SCR device will have very high ESD protection level. In this paper， firstly the ESD discharge capacity and working mechanism of SCR structure are introduced， then the key characteristics of SCR combined protection device are designed and guaranteed by theoretical analysis and device simulation. Finally， based on a process of 0.18um， several ESD monomers are designed for tapeout and TLP test， which prove that the SCR composite protection structure designed in this paper has higher ESD performance per unit area.

Key Words： ESD;SCR;Combined protection structure;Device simulation;TLP monomer test

集成電路作為整個(gè)電子產(chǎn)品的基礎(chǔ)擁有十分重要的地位，但是靜電放電貫穿在它的整個(gè)生命周期中，對(duì)它造成很大的危害，歸納起來(lái)主要有兩個(gè)方面，一是由于ESD脈沖通常有幾千伏的高電壓，遠(yuǎn)遠(yuǎn)大于器件本身柵氧擊穿電壓BVox，造成器件擊穿后失效;二是由于ESD脈沖放電時(shí)產(chǎn)生大電流，該大電流會(huì)熔斷金屬造成芯片失效。而硅控整流器SCR在單位面積下具有最高的ESD保護(hù)性能，得到了廣泛的應(yīng)用。

1? SCR組合保護(hù)器件

通常芯片要求HBM模式下>6kV[2]時(shí)，會(huì)考慮采用單位面積防護(hù)等級(jí)最高的SCR結(jié)構(gòu)保護(hù)器件，但是只有單級(jí)MLSCR ESD防護(hù)器件還不夠安全，最好再加入一級(jí)，構(gòu)成組合保護(hù)器件[2]。本文采用的是P+NW Diode和MLCSR組合而成結(jié)構(gòu)如圖1所示，通過(guò)器件仿真可得組合結(jié)構(gòu)的snapback特性曲線如圖2所示;Vt在12V左右，Vp在4V左右，能夠滿足設(shè)計(jì)窗口要求。

圖1中左側(cè)第一個(gè)Nwell是P+NW Diode的結(jié)構(gòu)圖，在該組合結(jié)構(gòu)中Diode主要起輔助觸發(fā)作用，該器件的工作機(jī)理是Diode觸發(fā)結(jié)構(gòu)可以引入MLSCR輸入電流，使得MLSCR不通過(guò)PN節(jié)擊穿而是在觸發(fā)電流滿足時(shí)使得寄生三極管PNP、NPN的發(fā)射結(jié)導(dǎo)通，從而使得組合保護(hù)器件提前觸發(fā)，相比單級(jí)的MLSCR，觸發(fā)電壓降低，通過(guò)原理分析和器件仿真可以確定該結(jié)構(gòu)能夠滿足設(shè)計(jì)窗口的要求。

由于我們是第一次進(jìn)行該工藝下的器件設(shè)計(jì)，而SCR版圖設(shè)計(jì)有一定的復(fù)雜性，工藝關(guān)鍵參數(shù)和設(shè)計(jì)的版圖尺寸都會(huì)影響電路的特性，因此，設(shè)計(jì)時(shí)考慮工藝特定參數(shù)，以及版圖尺寸關(guān)鍵尺寸的定義，我們通過(guò)器件仿真驗(yàn)證各版圖參數(shù)大小對(duì)snapback特性曲線的影響，經(jīng)過(guò)多次的參數(shù)設(shè)計(jì)組合和對(duì)應(yīng)的器件仿真驗(yàn)證，設(shè)計(jì)出20組數(shù)據(jù)，然后進(jìn)行20個(gè)單體流片。最后通過(guò)探針臺(tái)和TLP測(cè)試系統(tǒng)對(duì)單體繼續(xù)測(cè)試，確定ESD防護(hù)等級(jí)，篩選出滿足設(shè)計(jì)的單體應(yīng)用到全芯片設(shè)計(jì)中。

2? TLP試驗(yàn)測(cè)試結(jié)果與分析

2.1 TLP測(cè)試系統(tǒng)

TLP測(cè)試系統(tǒng)主要由TLP測(cè)試機(jī)臺(tái)、探針臺(tái)、計(jì)算機(jī)和示波器等構(gòu)成;整張晶圓、單顆裸芯都可以進(jìn)行測(cè)試;TLP通過(guò)判定常用被測(cè)兩個(gè)pad之間的泄漏電流作為參考，通常大于一個(gè)量為失效;該方法不需要單體ESD器件進(jìn)行封裝測(cè)試，不需要向全芯片測(cè)試ESD一樣通過(guò)判斷芯片功能是否正常來(lái)判斷是否失效;在ESD單體設(shè)計(jì)中非常方便，高效！

2.2 測(cè)試結(jié)果與分析

TLP測(cè)試正常是先輸入小電壓脈沖，然后慢慢增加脈沖電壓值，直到采集到關(guān)鍵的數(shù)據(jù)點(diǎn)，可以繪制出完整的I/V特性曲線，如圖3所示。通過(guò)特性曲線得到觸發(fā)電壓Vt1，維持電壓Vp，擊穿電流It2以及芯片失效時(shí)被測(cè)兩個(gè)pad間漏電流突然增加的泄漏電流，由此可以看到，TLP測(cè)試最大的優(yōu)點(diǎn)就是能夠及時(shí)捕捉到器件失效時(shí)的電壓和電流值。

圖4為本文設(shè)計(jì)的單體MLSCR和Diode的組合保護(hù)器件照片的照片，TLP測(cè)試的具體參數(shù)為Vt1=10V，Vp=3.8V，It2=4.8A;因此，該單體能夠滿足設(shè)計(jì)窗口的要求，同時(shí)防護(hù)等級(jí)能夠達(dá)到6kV。

通過(guò)TLP測(cè)試發(fā)現(xiàn)，被測(cè)的20個(gè)單體中，有一部分防護(hù)等級(jí)可以達(dá)到8kV，但是觸發(fā)電壓只有5V左右;另外一部分能夠滿足設(shè)計(jì)窗口的需求，但是防護(hù)等級(jí)小于4kV，通過(guò)對(duì)比分析測(cè)試數(shù)據(jù)，并結(jié)合器件仿真，對(duì)部分單體進(jìn)行修正，看能否取長(zhǎng)補(bǔ)短，做出性能更優(yōu)，面積更小的組合保護(hù)器件。

3? 結(jié)語(yǔ)

本文通過(guò)參考大量的論文，提出一種MLSCR和Diode組合起來(lái)的一種結(jié)構(gòu)。最后利用TLP測(cè)試系統(tǒng)分別對(duì)單體進(jìn)行測(cè)試驗(yàn)證，測(cè)試后篩選出五個(gè)既能滿足設(shè)計(jì)窗口要求，又能滿足大于6kV防護(hù)等級(jí)要求的SCR組合保護(hù)器件單體。

參考文獻(xiàn)

[1] 陳富濤，陶緒友，季惠才.高壓SOI工藝SCR ESD保護(hù)器件研究[J].固體電子學(xué)研究與進(jìn)展，2017，37（5）：355-360.

[2] 侯飛.新型集成電路ESD防護(hù)器件研究[D].成都：電子科技大學(xué)，2019.

[3] 陳珊珊.基于SCR結(jié)構(gòu)的ESD防護(hù)研究[D].南京：南京郵電大學(xué)，2018.

[4] 劉明峰，徐晟陽(yáng).一種改進(jìn)型MLSCR-ESD結(jié)構(gòu)設(shè)計(jì)分析[J].電子與封裝，2019，19（4）：41-44.

[5] 劉湖云，梁海蓮.ESD應(yīng)力下改進(jìn)型SCR器件設(shè)計(jì)與漏電特性優(yōu)化[J].西安電子科技大學(xué)學(xué)報(bào)：自然科學(xué)版，2018，45（6）：118-122.

[6] 梁莎.低觸發(fā)電壓的可控硅ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)[J]. 集成電路應(yīng)用，2018，35（3）：23-25.

[7] 成輝.基于0.18umCMOS工藝的全芯片ESD保護(hù)的研究[D].成都：電子科技大學(xué)，2017.

[8] 李晶輝.CMOS數(shù)字電路ESD保護(hù)電路效應(yīng)建模[D].成都：電子科技大學(xué)，2015.