數(shù)字鎖相放大器技術及光譜檢測應用進展

杜振輝， 張永明， 劉翰蔚2， 王玉祥， 張 帥

(1.天津大學 精密測試技術及儀器國家重點實驗室，天津 300072； 2.天津開發(fā)區(qū)愛特網(wǎng)絡系統(tǒng)有限公司，天津 300457)

鎖相放大器(Lock-In Amplifier,LIA)可從干擾極大的環(huán)境中提取已知頻率的微弱信號，具有靈敏度高、抗干擾能力強等特點，目前已廣泛應用于光電通信、光譜、光斷層攝影與生物醫(yī)學等領域[1-6]。隨著現(xiàn)代檢測任務與測量環(huán)境的多樣化發(fā)展，LIA技術已成為現(xiàn)代科研與工程領域關注的重點。

LIA最初的形式為模擬鎖相放大器(Analog Lock-In Amplifier,ALIA)，其鑒相器(Phase Sensitive Detector,PSD)由模擬器件搭建而成。隨著數(shù)字電路的發(fā)展，LIA逐漸數(shù)字化，出現(xiàn)了數(shù)字鎖相放大器(Digital Lock-In Amplifier,DLIA)[7-9]。早期的DLIA由數(shù)字集成電路(Integrated Circuit,IC)構成，然而由于其集成度高、電路更迭成本較大，因此目前DLIA多采用單片機(Microcontroller Unit,MCU)、數(shù)字信號處理器(Digital Signal Processor,DSP)、可編程邏輯器件(Field Programmable Gate Array,FPGA)與計算機(Personal Computer,PC)進行設計[10-13]。其克服了模擬器件存在的溫漂、噪聲源多、穩(wěn)定性相對較差等問題，同時也由于其設計的可重復性，極大地降低了電路的更迭成本，成為LIA技術的主流。目前，基于DLIA技術的研究成果豐富，已衍生出多種應用方向，對其技術的發(fā)展有重要意義。

本文討論了數(shù)字鎖相放大器的主要設計思路、單相PSD到雙相PSD演變、不同硬件構建數(shù)字鎖相放大器的優(yōu)劣以及不同應用條件下數(shù)字鎖相放大器技術之間的差異。針對光譜分析應用，綜述了動態(tài)信號檢測失真、載波信號波動時的頻率跟蹤、相關參數(shù)優(yōu)化及性價比等實際問題的解決方案，并對數(shù)字鎖相放大器的發(fā)展與應用做了展望。

1 DLIA設計思路

DLIA的設計思路分為信號輸入通道設計、互相關檢測算法設計、硬件構成設計與參考信號源的設計，如圖1所示。其中，信號輸入通道的設計多采用模擬電路設計，目的在于對待測信號進行預處理，以滿足后續(xù)模擬數(shù)字轉(zhuǎn)換器(Analog to Digital Converter,ADC)的采樣要求以及互相關檢測算法的輸入要求；互相關檢測算法設計為DLIA設計的核心，不同的算法實現(xiàn)方式會對DLIA的性能有顯著影響。

互相關檢測算法依托于具體的硬件設計完成，這些硬件包括MCU、DSP、FPGA以及PC。由于不同硬件自身結構的差異，導致由他們構成的DLIA在性能與參數(shù)上會有明顯差異。

同時，在波長調(diào)制光譜分析與頻率調(diào)制光譜分析實驗中，需要對調(diào)頻信號進行檢測，由于此時調(diào)制信號頻率未知，就無法人為對DLIA提供參考信號源，需要DLIA對待測信號頻率進行識別并內(nèi)部生成其相應的參考信號，因此，不同的應用條件又衍生出不同的DLIA技術。

圖1 DLIA的基本結構框圖

1.1 信號輸入通道設計

信號輸入通道的設計主要是為解決待測信號幅度匹配及外界干擾等問題。

在使用運放電路對待測信號進行放大時，需要考慮對噪聲的抑制。運放噪聲由電壓噪聲、電流噪聲以及熱噪聲疊加而成[14]。當所用電阻阻值較小時，電壓噪聲起主要作用；當阻值較大時，電流噪聲起主要作用；當阻值居中時，熱噪聲也會產(chǎn)生影響，其影響大小取決了其他兩相的幅值。由此，在設計低噪聲運放電路時要注意以下四點：① 選取的運放應具備低噪聲電平、低噪聲電流以及低轉(zhuǎn)角頻率;② 保持運放電路中的電阻達到一定標準，以減小電流噪聲與熱噪聲;③ 將噪聲的增幅嚴格限制在運放電路的最小電流上，形成運放的正常運轉(zhuǎn);④ 電路布線時確保輸入信號回路完全接地。

利用陷波器消除工頻干擾。利用硬件電路搭建高階陷波器，其陷波效果與階次相關，階次越高，陷波效果越好，同時設備的成本與體積也就越大[15]。目前高性能陷波器的設計多采用軟件的方法，即在高性能處理器上通過小波變換濾波[16]、自適應濾波[17]、卡爾曼濾波[18]等濾波算法來實現(xiàn)。相較于硬件電路而言，軟件實現(xiàn)的陷波器更具靈活性。由于工頻干擾在49～51 Hz區(qū)間內(nèi)波動，傳統(tǒng)陷波器通常存在濾除精度不高的問題。在硬件實現(xiàn)方面，陳振生[19]等人在陷波電路結構中引入了頻率/電壓轉(zhuǎn)換器與壓控帶阻濾波器結合的設計方案。其利用頻率/電壓轉(zhuǎn)換器實現(xiàn)對頻率的精確跟蹤，從而令其抗干擾性能不受工頻頻偏的影響，性能穩(wěn)定。而在軟件實現(xiàn)方面，王宇[20]等人提出可采用快速傅里葉變換(Fast Fourier Transform,FFT)實時提取工頻干擾頻率值，此外，為保證系統(tǒng)實時性，其通過減少FFT的采樣點數(shù)并在采用序列后續(xù)補零，以達到較高的檢測精度。兩種方案均具有明顯的效果。

抗混疊濾波器的設計是為了保證輸入至ADC的信號符合ADC的采樣要求。為保證輸入信號符合采樣定理，提高ADC的采樣頻率通常意味著成本的提高，因此多在采樣前設計抗混疊濾波器。對高速信號進行頻率抽取可有效降頻，然而當抽取倍數(shù)較大時，濾波器階次較多，其延遲時間和硬件資源消耗都很大。針對該問題，李漢陽[21]提出了一種級聯(lián)濾波結構代替直接抽取濾波結構，在同樣的濾波效果下，級聯(lián)結構極大地減少了資源的消耗，并降低了信號處理的延遲時間。

1.2 DLIA算法設計

DLIA算法設計包括互相關檢測算法設計與低通濾波器設計。其中，互相關檢測算法設計方式分為單相PSD檢測與雙相PSD檢測。單相PSD的優(yōu)勢在于占用資源少，在DLIA發(fā)展初期，硬件資源相對有限，故多采用該設計。然而，單相PSD算法會受到待測信號與參考信號之間相位差的干擾，因此在單相PSD算法中，對信號間相位差的檢測是極其重要的處理過程。對此，Vandenbussche[22]等人采用將測量路徑與參考路徑完全對稱的方式，來避免信號間相位差帶來的影響。

相對而言，雙相PSD檢測采用了正交I、Q兩路PSD的形式，這種算法有效避免了信號間相位差對檢測結果的影響[12]，但也由于增加了一路PSD，導致了資源占用率的提高。在目前的設計過程中，硬件資源相對充足，因此對PSD的設計多采用雙相結構，從而保證待測信號與參考信號之間的相位匹配。

此外，在PSD的實現(xiàn)方式方面，可采用的方法由反正切函數(shù)與坐標旋轉(zhuǎn)數(shù)字計算機(Coordinated Rotation Digital Computer,CORDIC)算法。由反正切函數(shù)得到的特征曲線線形度最佳、鑒相范圍最廣、產(chǎn)生的誤差也最小，在全球定位系統(tǒng)載波跟蹤環(huán)中均有成功的應用[23]。相較于反正切函數(shù)，CORDIC算法的優(yōu)勢在于僅利用移位和累加操作就可實現(xiàn)鑒相功能，非常適合通過硬件電路實現(xiàn)功能，但是算法輸入輸出的范圍較小，具有一定局限性。對此，王珂南[24]等人在CORDIC算法中增加了象限轉(zhuǎn)換和相位轉(zhuǎn)換功能，使改進后的鑒相器輸入輸出范圍擴大至4個象限，極大拓寬了其應用范圍。

在低通濾波器的設計方面，目前可選擇的拓撲結構為有限脈沖響應(Finite Impulse Response,FIR)結構、無限脈沖響應(Infinite Impulse Response,IIR)結構以及多級反饋濾波級聯(lián)等結構。FIR濾波器實現(xiàn)方式簡單且具備線性相位，但需要的參數(shù)更多、運算量更大；IIR濾波器需要的參數(shù)較少，但其相位非線性。然而在實際應用中，對于一個頻率較高的信號，既需要較快的運算速度，也需要相位線性，因此級聯(lián)積分梳狀濾波器(Cascaded Integrator-Comb Filter)，即CIC濾波器，成為了最佳選擇。其優(yōu)勢在于不僅相位線性，更在于其易于操作，僅需延遲、加減法便可實現(xiàn)。但是，傳統(tǒng)的CIC濾波器也具有通帶衰減過大的問題。針對該問題，謝海霞[25]等人提出了一種改進型的CIC抽取濾波器，在分級抽取濾波器的基礎上用銳化技術改善了濾波器通阻帶衰減，采用內(nèi)插二階多項補償函數(shù)對通帶進行額外補償，使帶內(nèi)更平坦，并利用多相分解的方法降低了抽取濾波器的采樣率。實驗證明，改進后的CIC濾波器具有更好的通、阻帶特性。

此外，以多級反饋濾波級聯(lián)的拓撲結構替代常規(guī)FIR濾波器，可提高檢測精度，并擴寬其應用條件。如SR865采用了無源濾波、FIR與IIR多級濾波級聯(lián)拓撲結構，其相位分辨率為(360/232)°，同時其時間常數(shù)最小可達1 μs，達到了濾波效果與時間常數(shù)之間極佳的平衡狀態(tài)。

1.3 硬件構成設計

在DLIA的硬件構成方面，多采用MCU、DSP、FPGA以及PC進行設計。

基于MCU的DLIA內(nèi)部指令只能順序執(zhí)行。這種結構簡化了DLIA的開發(fā)難度，但也存在局限性。若中央處理單元(Central Processing Unit,CPU)被占用，MCU則無法對新數(shù)據(jù)進行處理，因此限制了DLIA的帶寬。例如采用MSP430系列的低功耗單片機搭建的數(shù)字鎖相放大器[26]，雖然可完成對微弱正弦信號的檢測，但其帶寬僅有數(shù)百kHz。

DSP采用流水線技術，可并行執(zhí)行多個操作，提升了DLIA的帶寬，同時也提高了其運算能力。李龍華[27]等人研制的一款用于光尋址電位傳感器(Light-Addressable-Potential-Sensor,LAPS)檢測系統(tǒng)的數(shù)字鎖相放大器，采用TMS320VC5509A型號DSP開發(fā)板，其信噪比可達到63 dB，能準確地檢測出LAPS系統(tǒng)的輸出信號。

FPGA硬件并行的結構特點使其在進行復雜運算時更有優(yōu)勢，其性能更優(yōu)，且在實時性要求較高的氣體成分檢測中有廣泛應用。賈兆榮[28]等人設計了基于FPGA的數(shù)字鎖相放大器與信號采集電路，用于大氣透射儀的信號采集處理模塊，測試證明該設計有效提高了DLIA的動態(tài)范圍與測量精度；由范松濤[29]等人開發(fā)研制的基于FPGA的數(shù)字鎖相放大器，其最大示值誤差小于±0.2%，遠小于國家標準計量要求±5%。但是，高速處理能力也導致其功耗較高、芯片發(fā)熱量大，在一些溫度較高的檢測環(huán)境中需要進行散熱處理。

基于PC的DLIA多采用LabVIEW進行設計，這種設計方式極大地降低了相敏檢波算法等數(shù)據(jù)處理的難度。王力[30]等人設計開發(fā)了一款基于LabVIEW的鎖相放大器，使用PCI-6251型數(shù)據(jù)采集卡完成對數(shù)據(jù)的采集，通過圖形化編程完成DLIA的互相關檢測算法，同時對白噪聲進行了抑制。實驗證明，其與儀器化的鎖相放大器相比，甚至有更好的噪聲抑制效果。此外，基于PC的DLIA集信號輸入、處理與顯示于一體，其設計、修改的便捷性得到提高。

1.4 參考信號源設計

由于DLIA應用條件的差異，導致其參考信號的來源不同，因此可將參考信號的來源分為外界供給與內(nèi)部識別兩類。對于大部分檢測應用而言，均采用外部供給參考信號的形式，這種應用條件要求待測信號頻率已知，且參考信號為待測信號的同源信號。在無法提供同源參考信號的條件下，可考慮加入鎖相環(huán)(Phase-Locked Loop,PLL)或在軟件中引入相位自適應算法[19]，從而保證待測信號與參考信號之間相位一致，否則當二者之間存在極小相位差時，就會在檢測結果中存在極低頻的拍頻信號，對檢測結果造成干擾。

對于頻率未知的待測信號，由于無法通過外部供給的形式向DLIA提供參考信號，就需要采用離散傅里葉變換(Discrete Fourier Transform,DFT)、快速傅里葉變換(Fast Fourier Transform,FFT)等方法對待測信號頻率進行識別，繼而從內(nèi)部生成相應的參考信號。趙玲[13]等人沿用該思路，采用LabVIEW中的頻率檢測模塊，對待測信號的頻率進行了提取，再將頻率字送至直接數(shù)字式頻率合成器(Direct Digital Synthesizer,DDS)中產(chǎn)生所需的參考信號。實驗證明了該方案的可行性，但是由于在實際檢測活動中，待測信號常混雜其他頻率的干擾信號，故該應用條件首先要求在頻譜分析中，干擾信號與待測信號頻譜相距較遠，從而保證可通過濾波或限制頻段等方法將待測信號與干擾信號分離；其次要求待測信號的幅值在頻譜中相對較大，從而可通過幅值比較等方法將待測信號頻率識別出來。此外，針對諧波檢測方法中存在的頻譜泄露、柵欄現(xiàn)象、運算量大以及實時性差的缺點，王玉梅[31]等人提出了一種基于加窗FFT與小波包變換融合的檢測方法，首先利用加窗FFT精確檢測出諧波成分，再結合小波包變換快速且有選擇地提取所需的諧波分量。結果證明，該方法可有效解決頻譜泄露以及實時性差等問題。

與外部供給的形式相比，內(nèi)部識別的形式增加了FFT(或DFT)與DDS環(huán)節(jié)用于參考信號的生成，引入了PLL用于保證參考信號與待測信號之間的相位差恒定，故該形式雖然可以檢測頻率未知的待測信號，但需要消耗額外的資源，同時由于信號處理環(huán)節(jié)較長，因此也并不適合用于檢測快速變化的調(diào)頻信號。

2 應用相關的研究進展

在光譜分析領域，由于檢測任務與所處環(huán)境的差異，導致在DLIA的實際應用過程中會產(chǎn)生許多難題。例如在開放光程氣體檢測實驗中存在的動態(tài)信號時信號失真與載波信號波動問題、可調(diào)諧二極管激光吸收光譜(Tunable Diode Laser Absorption Spectroscopy,TDLAS)實驗中存在的便攜化檢測問題以及太赫茲光譜分析實驗中檢測精度不達標等問題，對此衍生出許多研究方向。通過對比DLIA在不同方向的研究進展，本文對其應用相關的5種研究進展進行了分析。

2.1 動態(tài)信號檢測

在開放光程氣體檢測等實驗中，待測信號的幅值會隨著距離的改變而改變。當反射點存在微小凸起或凹陷時，待測信號的幅值就會產(chǎn)生快速且微弱的變化[32]。然而，一般的DLIA在檢測幅值快速變化的微弱信號時，部分信號點會由于其高頻特性被DLIA中的低通濾波器濾除，從而造成對有效信息的破壞。針對該問題，目前的解決思路包括降低積分時間常數(shù)與改變低通濾波器結構兩大類。

① 降低積分時間常數(shù)：為了能夠檢測到快速變化的信號，就要求DLIA的時間常數(shù)足夠小。Davies[32]等人在DLIA中的低通濾波器后加入了一個積分器，并將積分時間調(diào)整為數(shù)字電路時基的整數(shù)倍。這種方法有效解決了積分時間較小帶來的輸出結果不可靠的問題，同時又避免了在積分時間較小而余數(shù)較大情況下，測量噪聲相對較大的問題。

② 改變低通濾波器結構：Maclachlan[33]等人對低通濾波器的特性進行了分析，并指出只有在待測信號不變的前提下，才能保證低通濾波器的輸出結果不摻雜過多的噪聲。對此，Vandenbussche[34]等人以具有極佳線性相位與極低等效噪聲的倍增有限脈沖響應(Multiplicative Finite Impulse Response，MFIR)諧振器代替低通濾波器。改進后的DLIA不僅可以檢測到快速變化的信號，同時也具有極佳的濾波效果。

2.2 性價比提高

提高DLIA的性價比是科研人員長久關注的問題。針對該問題，目前可行的措施有更換濾波結構、使用單相測量代替雙相測量、對參考信號方波化等，這些措施多為設法降低乘法器的使用量，從而降低其成本，進而提高DLIA的性價比。

(1) 更換濾波結構：Guan[35]等人將低通濾波器調(diào)整為下采樣均值濾波器,通過減少采樣點的運算量來降低硬件資源，從而達到了降低硬件資源使用率的目的。但是這種方案也有很大的局限性。由于在采樣過程中去除了部分采樣點，導致對快速變化的待測信號造成了一定程度的信號失真，故認為該方法只適用于檢測平坦變化的信號。

(2) 單相測量：Vandenbussche[22]等人將DLIA中的雙相測量改為單相測量，以此減少半數(shù)乘法器的使用量。同時，為解決單相測量帶來的相位誤差，Vandenbussche首先分析認為該相位誤差是由于待測信號與參考信號經(jīng)過路徑的不同而產(chǎn)生的，繼而在此基礎上提出，可讓待測信號和參考信號同時經(jīng)過ADC，保證二者相位差恒定后，再進行單相DLIA算法，從而避免二者之間的相位差。

單相測量流程如圖2所示。

圖2 單相測量的DLIA結構框圖[22]

然而該方案同樣具有一定局限性。這種處理措施雖然能保證待測信號與參考信號之間的相位差恒定，但卻無法保證不同檢測活動之間可以維持始終如一的相位差，這就要求每次檢測活動進行前都要重新進行基準標定，對檢測人員的使用造成了不便。

(3) 參考信號方波化：方波參考信號的優(yōu)勢在于可將PSD中的乘法操作轉(zhuǎn)化為加減操作，從而降低乘法器的使用量。假設參考信號為幅值為1的正交方波信號，即

(1)

(2)

當待測信號經(jīng)A/D采樣后序列為x(n)，其與方波參考信號一同進入鑒相器，其輸出結果為

(3)

(4)

該方案能夠極大地降低DLIA的資源使用率，同時由于將乘法運算優(yōu)化為加減運算，也可提高DLIA的計算速度。然而，方波中存在的奇次諧波不可避免地會對檢測結果造成一定干擾。目前有兩種可行的措施用于消除奇次諧波帶來的干擾。

① Afanassyev[36]等人提出，可利用DLIA內(nèi)部的低通濾波器消除3次以上的奇次諧波干擾。通過實驗驗證發(fā)現(xiàn)，該方案對FIR濾波器的階次要求較高，因此推薦使用IIR濾波器、MFIR諧振器代替FIR濾波器。

② Li[37]等人提出了一種DLIA算法，可用于去除奇次諧波的干擾，同時還能夠檢測到奇次諧波的幅值與相位。該算法采用兩路方波參考并行檢測兩種頻率分量，一路用于高頻信號的解調(diào)，另一路用于低頻信號的解調(diào)。相較于傳統(tǒng)的解調(diào)算法，該算法在低頻信號解調(diào)的同時，計算了高頻信號解調(diào)過程中兩個正交PSD輸出結果的差值，從而消除了高頻成分的干擾，能夠明顯提高待測信號的解調(diào)效果。

2.3 便攜化檢測

目前，越來越多的光譜分析開始向開放環(huán)境測量方向發(fā)展，將TDLAS技術應用于氣體管道泄露檢測[38-42]、酒駕檢測[43-47]以及深海天然氣勘測[48]等已成為光譜分析領域發(fā)展的重要方向，這使得DLIA的工作環(huán)境不能再局限于室內(nèi)。然而，傳統(tǒng)DLIA產(chǎn)品厚重的機箱卻難以支持其進行戶外作業(yè)，DLIA便攜化的問題愈發(fā)受到關注。目前，多數(shù)DLIA開始向集成板卡方向發(fā)展，其載體已得到極大簡化。

DLIA板卡實現(xiàn)方式多樣，可采用DSP、Multisim、LabVIEW、FPGA等軟硬件進行設計[49-55]，而FPGA因其并行結構優(yōu)勢，在DLIA的實現(xiàn)載體中占有很大份額。其中，Altera公司開發(fā)的軟件DSP Builder[51]與Xilinx公司開發(fā)的軟件System Generator[54]均可與Matlab軟件中的Simulink模塊配合使用，實現(xiàn)圖形化編程，在提高DLIA板卡便捷性的同時，也簡化了其設計難度，并降低了DLIA更新?lián)Q代的成本。

2.4 參考信號頻率自跟蹤

在開放光程氣體檢測實驗中，由于光程長度是變化且未知的，這就導致檢測器接收到的拍頻信號的頻率是未知的，因此無法人為向DLIA提供所需頻率的參考信號[32]。針對該問題，目前有兩種可行的措施，分別為FFT法與頻率補償法。

① FFT法：Liu[53]等人提出可先通過FFT獲取待測信號頻率，再采用DDS生成參考信號從而進行DLIA算法。這種方案的優(yōu)點在于FFT可快速準確獲取待測信號的頻率值。但是，由于FFT算法是依據(jù)一定采樣點數(shù)進行的，當待測信號頻率改變時，采樣點數(shù)的變化會導致出現(xiàn)頻譜泄露等問題。該問題雖然可以通過加窗操作進行解決，但是由于待測信號頻率的時變性，會對加窗操作造成不便。

② 頻率補償法：Tong[56]等人采用多次迭代的措施，將PSD得到的差頻值補償給參考信號，從而實現(xiàn)頻率自跟蹤，其實現(xiàn)算法如圖3所示。這種方法由于不再依賴于采樣點數(shù)，因此突破了FFT方法自身的局限性，且相較于FFT法，該方案實時性更強。但是，該方案對待測信號包含的頻率成分具有一定要求，僅適用于特定的場合。當待測信號包含其他頻率的干擾信號時，PSD得到的差頻值則不再單一，對迭代過程會造成干擾。因此，頻率補償法只能處理僅含高斯白噪聲的待測信號，而FFT法則可做到對特定頻率進行甄別。

圖3 頻率補償法實現(xiàn)參考信號頻率自跟蹤[56]

2.5 相關參數(shù)優(yōu)化

在太赫茲光譜分析實驗中，通常待測信號極其微弱，需要超高精度的設備對其進行檢測[57-58]，因此，對DLIA的性能進行優(yōu)化，改善其特定參數(shù)具有重要意義。

在提高精度方面，Vandenbussche[59]等人分析認為，DLIA的精度受限于ADC的采樣率與精度、參考信號查找表(Lookup Table,LUT)的精度與DLIA的結構3個方面。該理論為后續(xù)如何提高DLIA的方法提供了理論依據(jù)，但是對于特定的ADC，其采樣率與精度有限，而LUT精度的極限就是ADC的精度，故目前的創(chuàng)新設計多通過改變DLIA的結構以提高其精度。

因此，依據(jù)Vandenbussche的理論，Zhou[60]等人將過采樣技術應用于DLIA，通過增加DLIA的運算點數(shù)、犧牲運算時間與成本，提高了DLIA的精度；Gonzalo[61]等人向DLIA中引入定時計數(shù)分析儀(型號為CNT-91)，通過提高參考波形頻率精度的措施提高了DLIA精度。二者均是通過改變DLIA的結構以達到提高精度的目的，也從側面證明了Vandenbussche理論的正確性。

此外，筆者認為該理論具備拓展性，即DLIA參數(shù)的優(yōu)化方向有信號輸入通道設計、PSD設計與低通濾波器設計3個方向。例如，在信噪比和靈敏度方面，Rahmannuri[62]等人對低通濾波器的截止頻率進行了自適應調(diào)整，通過循環(huán)迭代的方式，對參數(shù)的指標進行判斷與調(diào)整，從而實現(xiàn)了信噪比與靈敏度的提高；在線性度方面，De Almeida[63]等人采用Q積來替代傳統(tǒng)鑒相器，優(yōu)化了DLIA解調(diào)結果的線性度；而在DLIA工作環(huán)境拓展方面，Cheng[64]等人通過對信號輸入通道與算法的實現(xiàn)平臺進行設計，成功設計出一款可在200 ℃條件下連續(xù)工作4 h的DLIA，極大地拓寬了DLIA的工作溫度范圍。

3 DLIA的發(fā)展趨勢

在DLIA的發(fā)展歷程中，帶寬、動態(tài)儲備與噪聲等關鍵參數(shù)指標得到了極大優(yōu)化。其中，在提高分辨率、帶寬、動態(tài)儲備與降低噪聲方面，目前多從信號輸入通道的角度來考慮，而對于相位分辨率與時間常數(shù)的優(yōu)化，則多依賴于DLIA內(nèi)部互相關檢測算法的實現(xiàn)方式。

在DLIA參數(shù)指標演進的過程中，對性能更加優(yōu)良的ADC進行合理選型是提高DLIA各類參數(shù)必不可少的條件之一。高速ADC(≥10 MS/s)極大地提高了DLIA的工作帶寬；精密ADC(24～32 bits)則在提高DLIA分辨率方面起到了重要的作用；同時，在相同噪聲抑制能力的前提下，精密ADC也由于其位數(shù)較多而具有更高的輸出精度，因此也具備了更高的動態(tài)儲備[65]。此外，目前的DLIA設計更多采用CORDIC算法代替正弦查找表的方式來生成解調(diào)所需的參考信號，這一變化也在一定程度上提高了DLIA分辨率[66]；在信號輸入通道中設置抗干擾能力更強的前級濾波電路，則可以有效抑制待測信號伴隨的噪聲，提高了DLIA的可靠性[67]。

而在互相關檢測算法層次，采用雙相PSD代替單相PSD的設計方式，不僅可以有效避免相位差帶來的干擾，同時也能夠提高DLIA的相位分辨率[12]；現(xiàn)有DLIA多采用降采樣濾波器、CIC濾波器等快速濾波結構，對于優(yōu)化DLIA的時間常數(shù)具有重要作用。

以美國SRS公司生產(chǎn)的系列數(shù)字鎖相放大器為樣本，概括了該系列數(shù)字鎖相放大器的分辨率、帶寬、動態(tài)儲備等關鍵參數(shù)指標的演進過程，如表1所示。由表1可知，新型數(shù)字鎖相放大器較以往產(chǎn)品而言，其分辨率、帶寬、動態(tài)儲備與相位分辨率均得到明顯提高，噪聲得到有效抑制，時間常數(shù)得到極大優(yōu)化。

表1 數(shù)字鎖相放大器關鍵參數(shù)指標演進

注：表中型號由上到下按時間先后順序排列

此外，進一步提高DLIA的性能一直是微弱信號檢測領域研究的熱點，研究方向主要涉及動態(tài)信號檢測、性價比提高、便攜化檢測、參考信號頻率自跟蹤以及相關參數(shù)優(yōu)化等方面。通過對比近10年內(nèi)有關DLIA的文獻資料，發(fā)現(xiàn)現(xiàn)代檢測活動中仍存在多種問題?；诖耍P者分析認為DLIA具備以下3個發(fā)展趨勢。

① 提高動態(tài)信號檢測能力：動態(tài)信號的實時性檢測是現(xiàn)代檢測系統(tǒng)的一個重點。目前鮮有實時性令人滿意的DLIA，該問題矛盾點在于DLIA的積分時間與其濾波效果具有互斥性。若要提高實時性，則要減少積分時間，然而積分時間的減少會降低濾波效果。因此，在保持濾波效果不變的情況下，設法減少積分時間常數(shù)、提高DLIA的動態(tài)測量能力是DLIA發(fā)展、創(chuàng)新的一個重要方向。

② 提高DLIA動態(tài)儲備：通常待測信號的幅值極其微小，需要引入前置放大電路對待測信號進行放大，但其背景噪聲也會一同放大，從而造成放大電路的過載；較小的放大倍率則會導致待測信號無法達到DLIA的檢測范圍。因此，設法提高DLIA的動態(tài)儲備，亦或在前置放大電路中有效的濾除噪聲，是DLIA發(fā)展、創(chuàng)新的一個重要方向。

③ DLIA參考信號頻率自跟蹤：動態(tài)變化的待測信號通常不僅伴有高斯白噪聲，同時還會摻雜其他頻率的干擾信號，且干擾信號幅值遠大于待測信號?，F(xiàn)有文獻中的DLIA頻率自跟蹤方案具有很大的局限性，即當待測信號伴有較大幅值干擾信號時，現(xiàn)有的檢測方案很難檢測出目標信號。因此，針對動態(tài)變化的待測信號檢測問題，設法實現(xiàn)DLIA參考自跟蹤，是其發(fā)展的一個研究重點。

除此之外，DLIA性價比的提高、便捷化發(fā)展與相關參數(shù)的優(yōu)化也是未來的發(fā)展方向，但目前針對這些問題的文獻較多，發(fā)展速度較快，將來會出現(xiàn)性能飽和。相反，DLIA動態(tài)信號檢測等三個方向文獻較少，研究意義相對較大。