Cr薄膜沉積速率對(duì)AlGaInP發(fā)光二極管電壓的影響

(揚(yáng)州乾照光電有限公司，江蘇 揚(yáng)州 225101)

1 引 言

發(fā)光二極管由于其發(fā)光效率高，顏色范圍廣，耗電量少，壽命長(zhǎng)，單色發(fā)光，反應(yīng)速度快，耐沖擊，體積小等優(yōu)點(diǎn)而被廣泛應(yīng)用于各種指示、顯示裝置上。四元系A(chǔ)lGaInP發(fā)光二極管是以 GaAs化合物半導(dǎo)體材料為基礎(chǔ)，應(yīng)用MOCVD外延技術(shù)生長(zhǎng)發(fā)光層可得到晶格匹配性好，性能優(yōu)異的紅黃光發(fā)光二極管，經(jīng)外延生長(zhǎng)后，在表面蒸鍍金屬作為焊接層。焊接層電極材料必須具有低的電阻率，以降低發(fā)光二極管的整體電壓，Au、Ag、Cu等[1]金屬電阻率低于3E10-8Ω·m，是首選的用于蒸鍍的金屬材料，但其與外延層間的粘附性不佳，會(huì)導(dǎo)致電極材料脫落。兼顧電極材料的粘附性與導(dǎo)電性，可廣泛采用復(fù)合金屬膜系作為電極材料。

Cr金屬材料電阻率為12.5E10-8Ω·m，相比Au、Al的電阻率(分別為2.35、2.65 E10-8Ω·m)要高，但將其作為基板與其它金屬有良好的粘附性，成為發(fā)光二極管電極材料的優(yōu)選粘附層金屬[2-3]，目前主要的電極材料體系包括Cr/Ti/Au，Cr/Ti/Pt/Au，Cr/Al，Cr/Ti/Al。本文以Cr/Al薄膜作為主要導(dǎo)電層，其中Cr層作為粘附導(dǎo)電層，其電阻率較Au、Al高出一個(gè)數(shù)量級(jí)，它的導(dǎo)電性能對(duì)發(fā)光二極管的整體電壓影響起到關(guān)鍵作用，故重點(diǎn)研究Cr金屬薄膜的沉積速率對(duì)導(dǎo)電性能的影響。薄膜的生長(zhǎng)條件對(duì)薄膜應(yīng)力的影響業(yè)內(nèi)多有研究[4]，王學(xué)慧等[5]運(yùn)用射頻和直流磁控濺射的方法研究了金屬銅膜的殘余應(yīng)力及電學(xué)特性，結(jié)果表明隨著濺射功率的增加，Cu薄膜晶粒尺寸逐漸增加，電阻率明顯下降。本研究采用真空電子束掃描蒸鍍技術(shù)制備了Cr/Al薄膜電極，結(jié)合場(chǎng)發(fā)射電子顯微鏡(SEM)、X射線衍射儀(XRD)、原子力顯微鏡(AFM)、四探針法等表征手段，研究了Cr層金屬薄膜在不同沉積速率下的表面形貌、微觀結(jié)構(gòu)、晶粒尺寸及殘余應(yīng)力、電阻率的變化。

2 實(shí) 驗(yàn)

本實(shí)驗(yàn)將硅襯底材置于電子束蒸發(fā)腔體內(nèi)，以1E-6Torr的背景壓力，不同沉積速率下沉積Cr金屬薄膜，以四探針法測(cè)量Cr金屬薄膜的電阻率，采用Bruker D8 Advance型XRD設(shè)備，測(cè)試金屬薄膜的結(jié)構(gòu)、晶格尺寸及應(yīng)力；用SPM-9500 型原子力顯微鏡測(cè)量金屬薄膜表面Rms 粗糙度。在GaAs襯底正面通過MOCVD方法外延生長(zhǎng)形成n-GaAs 緩沖層、AlGaAs過渡層、AlAs/AlGaAs 反射層、n-AlGaInP 下限制層、MQW 多量子阱有源層、p-AlGaInP 上限制層、p-GaP 電流擴(kuò)展窗口層，將完成外延制作的芯片用丙酮、異丙醇溶液清洗，旋干，采用電子束掃描蒸鍍方式沉積金屬導(dǎo)電層，材料為Cr、Al，厚度分別為500和3500nm，采用剝離的方式去除負(fù)性光刻膠，其中Cr金屬的沉積速率為0.01，0.05，0.2，0.5nm/s，經(jīng)半切割后用光電測(cè)試儀測(cè)量器件正向工作電壓。

3 結(jié)果與討論

3.1 沉積速率對(duì)Cr金屬薄膜結(jié)構(gòu)的影響

在Si基片上采用電子掃描蒸發(fā)的方式，分別以沉積速率為0.1，0.5，2，5?/s生長(zhǎng)厚度為500nm的金屬Cr薄膜，通過SEM觀察金屬薄膜表面的微結(jié)構(gòu)，結(jié)果如圖1所示。

圖1 不同沉積速率下Cr薄膜的表面形貌 (a) 0.1 ?/S； (b) 0.5?/S； (c) 2?/S； (d) 5?/SFig.1 Morphology of Cr Films at different deposition rates (a) 0.1?/S; (b) 0.5?/S; (c) 2?/S; (d) 5?/S

從圖1可見，Cr薄膜在低速沉積生長(zhǎng)階段，表面光滑平整，晶粒大小均勻，源于Cr原子馳豫時(shí)間相對(duì)較長(zhǎng)，水平與豎直方向生長(zhǎng)速率相差不大；隨著Cr薄膜沉積速率增大，薄膜間隙、孔洞增多，逐漸出現(xiàn)微裂痕，可能原因?yàn)镃r原子動(dòng)能增加，在沉積過程中水平方向生長(zhǎng)速率小于豎直方向生長(zhǎng)速率，呈現(xiàn)三維島狀生長(zhǎng)，Cr原子馳豫時(shí)間相對(duì)變短，薄膜內(nèi)部呈現(xiàn)較大的內(nèi)應(yīng)力所致[6-7]。通過XRD測(cè)出薄膜晶向結(jié)構(gòu)參數(shù)[8]，結(jié)果如圖2所示。

圖2 不同沉積速率Cr薄膜層的X射線衍射譜Fig.2 XRD patterns of Cr films at different deposition rates

從圖2可見，不同沉積速率下沉積的薄膜均在2θ=52.3°左右出現(xiàn)衍射峰，對(duì)照標(biāo)準(zhǔn)PDF卡，其對(duì)應(yīng)的平面為(430)，衍射強(qiáng)度隨著Cr薄膜沉積速率的上升而增加，說明薄膜在(430)晶面取向呈增強(qiáng)的態(tài)勢(shì)。為進(jìn)一步說明薄膜的晶體尺寸結(jié)構(gòu)，運(yùn)用Debye-Scherrer公式可得金屬薄膜中晶粒尺寸大小(見表1)。其中，λ為射線的波長(zhǎng)1.54056 ?，θ為衍射角度，β為衍射峰的半高寬，Κ在此處取0.89。

表1 不同沉積速率下溥膜的衍射角度及半峰寬度、晶粒尺寸Table 1 Results at different deposition rates of Diffraction angle and half-width width, grain size

根據(jù)表1結(jié)果可知，半峰寬度隨著Cr薄膜沉積速率的上升而變窄，晶粒尺寸隨著Cr薄膜沉積速率的上升而增大。

3.2 沉積速率與表面粗糙度的關(guān)系

不同沉積速率影響Cr金屬薄膜的晶體結(jié)構(gòu)及晶粒尺寸，隨著薄膜沉積速率的上升，在相同時(shí)間內(nèi)所激發(fā)的沉積原子數(shù)量增多，沉積原子到達(dá)基板的動(dòng)能增強(qiáng)，使原子在基板表面的橫向位移減少，引起沉積的金屬薄膜表面平整度降低。 Cr薄膜的三維顯微形貌如圖3所示，可見Cr金屬薄膜均呈柱狀晶結(jié)構(gòu)生長(zhǎng)。

圖3 不同沉積速率下沉積的Cr薄膜的三維形貌 (a) 0.1?/S； (b) 5?/SFig.3 3D AFM morphologies of Cr film by different deposition rates (a) 0.1 ?/S; (b) 5?/S

沉積速率為0.01、0.05、0.2及0.5nm/s對(duì)應(yīng)的薄膜表面粗糙度分別為1.035、2.031、2.576及3.418nm，垂直于薄膜表面方向的晶粒尺寸參差不齊，縱向不同高度及橫向不同尺寸的晶粒堆垛造成薄膜表面粗糙度的差異。從圖3中可知薄膜沉積生長(zhǎng)速率從0.1上升至5?/S，薄膜表面變得粗糙，表面粗糙度增加了1.5nm左右。

3.3 沉積速率與應(yīng)力的關(guān)系

薄膜中晶粒尺寸增大，可能會(huì)在薄膜內(nèi)部形成內(nèi)應(yīng)力，通過X衍射法測(cè)定薄膜的殘余應(yīng)力，基本公式[9]如下：

(1)

式中：E為材料的彈性模量；γ為材料的泊松比；θ0為材料在無應(yīng)力狀態(tài)下特定晶面之衍射角；θ為與入射線呈ψ角度之晶面衍射角；K為應(yīng)力常數(shù)。當(dāng)X射線進(jìn)入金屬薄膜原子的相對(duì)點(diǎn)陣后，將發(fā)生衍射現(xiàn)象，其衍射角θ與晶面間距d呈一定的函數(shù)關(guān)系，即當(dāng)由應(yīng)力引起晶面間距d發(fā)生變化時(shí)，衍射角θ亦隨之發(fā)生變化?；谝陨显鞽射線法可準(zhǔn)確地測(cè)出衍射角θ的變化量，本次采用Bruker D8 Advance型設(shè)備，Cu-Kα 射線源，波長(zhǎng)為0.15406nm，電壓為40kV，電流為40mA，掃描角度20～70°，經(jīng)調(diào)整只掃描金屬約100～200nm左右的淺層，選定若干ψ角并測(cè)定其對(duì)應(yīng)的衍射角2θ，可根據(jù)彈性力學(xué)基本公式計(jì)算出薄膜的殘余應(yīng)力數(shù)值，如圖4所示。

圖4 沉積速率與薄膜殘余應(yīng)力的關(guān)系Fig.4 Relationship between deposition rate and film residual stress

薄膜在生長(zhǎng)過程中，經(jīng)歷晶粒形成島狀、擴(kuò)展、合并成連續(xù)且在連續(xù)薄膜的基礎(chǔ)上生長(zhǎng)成一定厚度。由圖4可見，隨薄膜沉積速率的增加，薄膜內(nèi)殘余應(yīng)力呈線性增加，這是因?yàn)樵诔练e過程中，隨速率增加，單位時(shí)間內(nèi)沉積的金屬原子數(shù)量增多，新沉積的原子對(duì)已沉積原子表面進(jìn)行轟擊并迅速形成新原子組合體，馳豫時(shí)間比較短，使得雜質(zhì)粒子不易進(jìn)入薄膜內(nèi)部造成晶格畸變[10]，隨Cr金屬薄膜原子顆粒尺寸增加，都將產(chǎn)生一定程度的內(nèi)應(yīng)力，在本試驗(yàn)中，殘余應(yīng)力表現(xiàn)為壓應(yīng)力性質(zhì)。

3.4 薄膜殘余應(yīng)力、晶粒尺寸與電阻率的關(guān)系

金屬電阻本質(zhì)是自由電子發(fā)生碰撞形成的阻力，從而使得電子失去從外加電場(chǎng)獲得的定向速度。這些碰撞可能發(fā)生于電子-晶格界面、電子-雜質(zhì)之間、電子-晶界區(qū)域、電子-物理表面。對(duì)薄膜而言，當(dāng)其厚度與電子自由程相當(dāng)時(shí)，電子-薄膜物理表面碰撞為非鏡面反射，按Fuchs-Sondheimer理論，薄膜厚度在電子平均自由程的10倍以上，電阻率基本不會(huì)受表面狀態(tài)影響，本次研究中薄膜厚度比較厚，對(duì)電阻率基本無影響[11-12]。本實(shí)驗(yàn)主要討論應(yīng)力、晶粒尺寸對(duì)電阻率的影響，以四探針法測(cè)量Cr金屬薄膜的電阻率，結(jié)果如表2。

薄膜電阻主要由電子在穿過薄膜晶界及在薄膜晶粒內(nèi)運(yùn)動(dòng)受阻力而形成，從表2可知，隨著Cr金屬薄膜沉積速率上升，電阻率呈現(xiàn)先快后慢的下降趨勢(shì)，究其原因?yàn)椋?/p>

表2 薄膜電阻率與應(yīng)力、晶粒尺寸的關(guān)系Table 2 Results at different deposition rates of Resistivity and Residual Stress、grain size

①薄膜在沉積過程中殘余壓應(yīng)力增加，使薄膜間原子間距變小，薄膜晶界處電子結(jié)構(gòu)、費(fèi)米能級(jí)將出現(xiàn)位移、重組等變化[13-14]，外殼層電子轉(zhuǎn)移到未填滿的內(nèi)殼層，電子在金屬薄膜中的運(yùn)動(dòng)受晶界散射的作用減弱，使得電子在穿越晶界時(shí)，受到的阻力降低，薄膜電阻率下降。

②在薄膜相同厚度下，薄膜晶粒尺寸增大，晶粒數(shù)量就相對(duì)減少，電子穿越晶界的次數(shù)減少，電子在金屬薄膜中的運(yùn)動(dòng)受晶界散射的作用減輕，薄膜的電阻率下降。

③薄膜的衍射強(qiáng)度增加，薄膜的點(diǎn)陣動(dòng)畸變減小[15-16]，電子-雜質(zhì)的散射作用被削弱，使得電子在金屬薄膜中運(yùn)動(dòng)時(shí)受晶粒內(nèi)部碰撞的作用將減小，電子運(yùn)動(dòng)受到阻力減小，薄膜電阻率下降。

3.5 AlGaInP LED 正向工作電壓與沉積速率的關(guān)系

AlGaInP LED正向工作電壓影響因子包括外延生長(zhǎng)條件[17]與器件工藝制程，本研究重點(diǎn)分析器件工藝制程中的焊接層金屬材料的沉積速率對(duì)AlGaInP LED正向工作電壓的影響，結(jié)果如圖5所示。

圖5 不同沉積速率對(duì)AlGaInP LED 電壓的影響Fig.5 Influence of different deposition rates on forward voltage of AlGaInP LED

從圖5可見，隨著薄膜沉積速率上升，器件中金屬層電阻率下降，使得LED的正向工作電壓逐漸降低。在實(shí)際生產(chǎn)過程中，結(jié)合器件的光電參數(shù)及老化可靠性，可以將Cr薄膜沉積速率控制在0.1～0.3nm/s范圍內(nèi)。

4 結(jié) 論

1．隨Cr薄膜沉積速率的升高，薄膜內(nèi)部結(jié)構(gòu)有序化程度上升，點(diǎn)陣畸變減小，使得電子在傳輸過程中被雜質(zhì)散射、反射的機(jī)率降低，電子在晶粒內(nèi)傳輸時(shí)受到的雜散機(jī)率減少；XRD半峰寬度變窄，金屬薄膜中晶粒尺寸變大，電子在相同傳輸距離上跨越晶粒界面次數(shù)減少，使得電子在傳輸過程中被晶界散射的機(jī)率降低，電子在晶粒間、晶界面?zhèn)鬏敃r(shí)受到的雜散機(jī)率減少；

2．Cr金屬薄膜中的殘余壓應(yīng)力使原子間距變小，使外殼層電子轉(zhuǎn)移到未填滿的內(nèi)殼層，壓縮了晶界處電子費(fèi)米能級(jí)、晶界閾值，使得電子穿越晶界的機(jī)率增加；

3．通過提升Cr金屬的沉積速率，使得沉積金屬內(nèi)有序化及晶粒尺寸增加，晶粒界面處受壓應(yīng)力共同作用下，金屬薄膜的電阻率降低。應(yīng)用于實(shí)際生產(chǎn)中，可降低LED、硅基半導(dǎo)體器件、集成電路器件中所廣泛使用金屬單層薄膜及復(fù)合層薄膜層的整體電阻率，特別是降低AlGaInP四元發(fā)光二極芯片的正向工作電壓，提升器件的可靠性和穩(wěn)定性。