基于彈載測控系統(tǒng)的便捷無線交互設(shè)計

高詩堯 李杰 胡陳君 許廷金 敬正堯

摘要：針對目前彈載測控系統(tǒng)調(diào)試過程中經(jīng)常更改諸元、數(shù)據(jù)回讀效率低的問題，設(shè)計一款集成于測控系統(tǒng)內(nèi)部的無線交互裝置。在集成便捷式諸元裝訂、快速安全的數(shù)據(jù)讀取、擦除等功能于一體的同時減小裝置體積，降低功耗，以實(shí)現(xiàn)嵌入式無線交互設(shè)計。經(jīng)專有上位機(jī)測試，在不影響測控系統(tǒng)正常工作的情況下，于炮筒外進(jìn)行無線數(shù)據(jù)操作，回讀速度平均1.675Mb/s，且可在10s內(nèi)成功裝訂諸元，能夠在交互過程中保證數(shù)據(jù)的完整性、保密性和傳輸?shù)母咝裕瑫r滿足低功耗、小體積、高集成的硬件要求，可實(shí)現(xiàn)彈載測控系統(tǒng)與上位機(jī)的便捷無線操作。

關(guān)鍵詞：無線交互;數(shù)據(jù)回讀;便捷諸元裝訂;彈載測控系統(tǒng)

中圖分類號：U666.12 文獻(xiàn)標(biāo)志碼：A 文章編號：1674-5124（2019）10-0084-06

收稿日期：2019-01-08;收到修改稿日期：2019-02-25

基金項目：國家自然科學(xué)基金（51575500）

作者簡介：高詩堯（1995-），女，四川綿陽市人，碩士研究生，專業(yè)方向為儀器科學(xué)與技術(shù)。

通信作者：李杰（1976-），男，山西嵐縣人，教授，博士生導(dǎo)師，研究方向為微系統(tǒng)集成理論及技術(shù)、組合導(dǎo)航等。

0 引言

彈載測控系統(tǒng)是指在將測量系統(tǒng)、制導(dǎo)系統(tǒng)集成于彈內(nèi)部，在彈飛行過程中對飛行軌跡、敵我相對位置進(jìn)行測量并通過實(shí)時自主的計算對彈的飛行軌跡進(jìn)行修正補(bǔ)償?shù)臏y試控制系統(tǒng)。在彈載測控系統(tǒng)的日常調(diào)試過程中常常需要與外界進(jìn)行頻繁交互以補(bǔ)償測控系統(tǒng)誤差、提高射擊精度，驗證系統(tǒng)性能。

然而，隨著導(dǎo)彈結(jié)構(gòu)日益復(fù)雜化、精密化，其安裝與拆解也變得復(fù)雜困難。伴隨出現(xiàn)的問題有：1）目前彈載測控系統(tǒng)的數(shù)據(jù)回讀存在效率低、工作量大的問題;2）如何在導(dǎo)彈發(fā)射桶外就能對其發(fā)射參數(shù)進(jìn)行快速裝訂。因此，設(shè)計一種方便快捷的無線交互方式對彈載測控系統(tǒng)的調(diào)試極為重要。

傳統(tǒng)基于FPGA和DSP的彈載測控系統(tǒng)在進(jìn)行數(shù)據(jù)讀取或諸元裝訂時依舊采用引出線纜，接上獨(dú)立的交互系統(tǒng)后再連接終端進(jìn)行數(shù)據(jù)處理。這種數(shù)據(jù)處理方式不僅會降低系統(tǒng)可靠性，同時傳統(tǒng)的諸元裝訂，需要多次更改FPGA＼DSP程序，存在著工作量大、誤刪代碼的可能性大等弊端。故而現(xiàn)有的交互方式已難以適應(yīng)越發(fā)精密的彈丸。本文基于彈載測控系統(tǒng)，在傳統(tǒng)數(shù)據(jù)回讀系統(tǒng)的基礎(chǔ)上提出嵌入式便捷無線交互方式，在盡可能不增加系統(tǒng)體積的情況下用無線接口代替線纜連接，極大減少了系統(tǒng)調(diào)試過程中的工作量，縮短了調(diào)試時間，提高了系統(tǒng)交互效率。

1 方案總體設(shè)計

此次設(shè)計的無線交互模塊是基于彈載測控系統(tǒng)的，主要工作為在不影響主系統(tǒng)測量與控制工作的前提下盡可能減小體積，增加穩(wěn)定性，輔助彈載系統(tǒng)與上位機(jī)進(jìn)行便捷的通信，完成數(shù)據(jù)處理或諸元裝訂的交互使命。

同時考慮到無線傳輸存在以下問題[1]：1）無線傳輸會隨著傳輸距離的增大出現(xiàn)信號衰減，由于電磁干擾等原因?qū)е抡`碼甚至信號丟失;2）無線傳輸為明文開放式傳輸，無法阻止盜竊者竊取。

故而放棄長距離，采用短距離、高效率的藍(lán)牙5.0傳輸，以減少距離增加時外界對信號的一系列影響。且目前，藍(lán)牙標(biāo)準(zhǔn)已定義了一系列安全機(jī)制，每個藍(lán)牙設(shè)備可配置密鑰管理、認(rèn)證，從而為短距離無線通信提供基本保護(hù)。此外，藍(lán)牙通信采用跳頻通信，本身也是一種防止竊聽的有效而安全的防護(hù)手段[2]。在此基礎(chǔ)上，軟件設(shè)計時在FPGA里進(jìn)行一系列編碼加密，即可大大提高系統(tǒng)無線交互過程中的數(shù)據(jù)安全性。

2 硬件設(shè)計

彈載測控系統(tǒng)由電源管理模塊、信號處理模塊、測量與定位模塊、主控模塊、Flash存儲模塊、DSP解算模塊、無線交互模塊構(gòu)成，如圖1所示。

該系統(tǒng)的無線交互設(shè)計在硬件上，主要與4個模塊密切相關(guān)：電源管理模塊、以FPGA為核心的主控模塊、Flash存儲模塊和無線傳輸模塊。此硬件設(shè)計簡單、可靠，具有低成本、低功耗、小體積等一系列優(yōu)點(diǎn)。

2.1 電源管理模塊

電源管理模塊為其他模塊供電，保證其他模塊正常工作的部分。測控系統(tǒng)采用7.4V電池供電，而FPGA內(nèi)核供電電壓為12V，IO口供電需3.3V，配置芯片XC6SLX9與晶振也為3.3V供電，故而采用線性穩(wěn)壓器TPS73HD301PWP轉(zhuǎn)出1.2V和3.3V，分別給主控模塊供電，供電原理圖如圖2（a）所示;以Bluetooth為核心的無線交互模塊工作電壓為1.8～3.6V，取3.3V供電。由于涉及射頻信號，為防止其與主控模塊相互影響，故用LM317A對其進(jìn)行隔離供電，原理圖如圖2（b）所示。

2.2 以FPGA為核心的主控模塊

作為主控芯片，整個系統(tǒng)的控制，數(shù)據(jù)的傳輸、緩存、讀取以及與上位機(jī)的交互等都需要由FPGA來控制[3]。故所選FPGA芯片應(yīng)具備低功耗、小體積、高集成度的特點(diǎn)。此系統(tǒng)選用XILINXSpartan-Ⅵ系列的XC6SLX9芯片，此芯片尺寸為20mm×20mm×1.45mm，具有9152個邏輯單元，11440個寄存器，576Kb的塊RAM（Block RAM），最大可提供200個IO口，可完全滿足系統(tǒng)要求，且功率低、體積小，是目前性價比較高的一款FPGA芯片。

配置模式選用As（主動串行）模式，F(xiàn)PGA每次上電后通過向配置器件EPOS主動發(fā)出讀數(shù)命令，后將EPOS中的數(shù)據(jù)讀入，從而實(shí)現(xiàn)對FPGA的編程。此模式有利于對FPGA的調(diào)試與整改，具有很強(qiáng)靈活性，大大縮短了FPGA的設(shè)計周期[4]。

2.3 Flash存儲模塊

Flash芯片選用K9G8G08UOE，其存儲模塊原理見圖3，擁有1GBX8位的內(nèi)存，由524288行（頁）和2112×8列組成，屬于NAND結(jié)構(gòu)的Flash，數(shù)據(jù)不僅掉電后不會丟失，且10年內(nèi)都不會丟失，可實(shí)現(xiàn)100000次的寫嚓出操作[5-6]。寫入、讀取操作均是基于頁的基礎(chǔ)上完成的，而擦除操作則基于塊的基礎(chǔ)上執(zhí)行。該芯片由8個分開的可擦除的128MB的區(qū)組成，故而逐字的擦除操作是難以實(shí)施的[7]。因此，將存儲器分為6個塊，大小分別為：4，30，30，320，320，320MB。第1塊用于存儲射擊諸元，第2塊與第3塊用于防止出現(xiàn)重復(fù)上電出現(xiàn)覆蓋數(shù)據(jù)的情況，最后3塊則用于數(shù)據(jù)存儲。

2.4 無線傳輸模塊

上位機(jī)通過藍(lán)牙無線傳輸?shù)姆绞脚c彈載測控系統(tǒng)進(jìn)行信息交換，從而執(zhí)行諸元裝訂、數(shù)據(jù)處理等交互行為。藍(lán)牙是一種成本低、功耗低、傳輸速率高的短距離通信技術(shù)。而藍(lán)牙5.0相較于以前的藍(lán)牙4.2版本，在低功耗模式不變的情況下，不僅傳輸速率從1Mb/s提升到了2Mb/s，且傳輸距離也增至原來的4倍，理論傳輸距離長達(dá)300m[8]。該測試系統(tǒng)采用的藍(lán)牙模塊是由TI公司的SimpleLinkBluetooth芯片CC2640R2FRHB及必要的外圍元器件構(gòu)成，原理圖如圖4所示。該芯片尺寸為5.00mm×5.00mm，VQFN32封裝，15個GPIO，具有4dBm的最大發(fā)送功率和超低功耗，支持藍(lán)牙4.2和5.0，傳輸速率可達(dá)2Mb/s（測試距離為30m少量建筑區(qū)），完全滿足系統(tǒng)要求，且在很長一段時間里不需要對其硬件進(jìn)行更改。

3 軟件設(shè)計

測試系統(tǒng)通過藍(lán)牙模塊接收上位機(jī)命令（以下命令字均以十六進(jìn)制編寫）并由FPGA判讀命令，完成對應(yīng)操作，工作流程如圖5所示，主要包括：諸元裝訂、數(shù)據(jù)回讀、測控階段與交互階段的程序跳轉(zhuǎn)、數(shù)據(jù)編幀加密以及藍(lán)牙模塊的配置。

3.1 諸元裝訂

所謂諸元，即導(dǎo)彈射擊諸元，是指射擊前必須裝載到測控程序中的各種基準(zhǔn)參數(shù)。制導(dǎo)系統(tǒng)依賴這些參數(shù)去準(zhǔn)確擊中目標(biāo)。其中一些諸元是時常需要進(jìn)行修正或人為設(shè)定的，例如：魚雷的初始位置、射角、航速等;導(dǎo)彈的敵我相對位置等;發(fā)射時的當(dāng)?shù)丶铀俣鹊?。諸元裝訂與裝訂復(fù)位的命令字格式均為：&xx&7A&xx&xx（四字節(jié)的十六進(jìn)制數(shù)據(jù)）。

FPGA收到諸元裝訂命令后，會先對Flash中已有諸元進(jìn)行覆蓋性擦除，隨后發(fā)出應(yīng)答指令（&xx&7A&xx&xx）。當(dāng)上位機(jī)接收到此指令，即可以開始諸元裝訂。

用戶按照提示依次輸入?yún)?shù)，并點(diǎn)擊確定進(jìn)行發(fā)送。上位機(jī)把用戶輸入的數(shù)據(jù)取7位有效數(shù)字，后轉(zhuǎn)換為四字節(jié)的單精度浮點(diǎn)型數(shù)據(jù)并編幀，通過藍(lán)牙串口無線傳輸給測控系統(tǒng)。

參數(shù)下掣渝格式為：&xx&7A&xx&xx&參數(shù)1 &xx&參數(shù)2&xx&參數(shù)3&xx。

FPGA提取其中參數(shù)，并連同生成的幀計數(shù)放入Flash第一區(qū)預(yù)先設(shè)定的地址中，進(jìn)行永久性保存。而后回復(fù)：&AB&7A&66&6A，表示裝訂成功。如若中途出現(xiàn)問題則回復(fù)&AB&7A&88&8A，表示裝訂失敗。此時可通過裝訂復(fù)位命令進(jìn)行裝訂復(fù)位，而后從新裝訂。

當(dāng)系統(tǒng)處于測控階段時，DSP將Flash第一區(qū)中對應(yīng)地址中的參數(shù)讀出，賦給對應(yīng)信號即可成功調(diào)用參數(shù)。

3.2 數(shù)據(jù)回讀

由上位機(jī)通過既定的通信協(xié)議發(fā)出讀數(shù)、擦除或復(fù)位的命令，約定的命令字為[9]：1）讀數(shù)命令：&25&5E&77&A6;2）擦除命令：&25&5E&44&A3;3）復(fù)位命令：&25&5E&66&A5。

FPGA收到命令字后轉(zhuǎn)為二進(jìn)制識別并判斷，后停止當(dāng)前任務(wù)，執(zhí)行相應(yīng)操作。具體包括：讀取數(shù)據(jù)并存入緩存單元;數(shù)據(jù)擦除;對數(shù)操作復(fù)位。

1）讀取數(shù)據(jù)并存入緩存單元

Flash中的數(shù)據(jù)是逐頁讀取的，在翻頁時要重新寫人地址和控制字[10]，再加上藍(lán)牙傳輸很難與讀取做到完全同步，故而為了在回讀過程中不出現(xiàn)數(shù)據(jù)遺漏，需將Flash中數(shù)據(jù)讀出后緩存到內(nèi)置BlockRAM的1# FIFO中，再執(zhí)行后續(xù)操作。

FIFO是一種常用于解決模塊間數(shù)據(jù)傳遞不同步問題的數(shù)據(jù)緩存器。一般FIF0主要包括4個部分：寫地址模塊、讀地址模塊、數(shù)據(jù)存儲模塊和空/滿標(biāo)志位產(chǎn)生模塊[11]。主要工作流程為：開始時，讀/寫指針均指向首地址，每進(jìn)行一次讀寫操作，相應(yīng)的地址計數(shù)就加一，對應(yīng)地址指針指向下一個位置，當(dāng)?shù)刂芬苿拥阶詈笪恢脮r又會回到初始位置重新開始。在非空非滿狀態(tài)下此過程會一直持續(xù)下去。但當(dāng)FIFO出現(xiàn)空或?qū)⒖諣顟B(tài)時，將不進(jìn)行數(shù)據(jù)讀出，當(dāng)出現(xiàn)滿或?qū)M狀態(tài)時，將不再進(jìn)行寫人操作。

2）數(shù)據(jù)擦除

數(shù)據(jù)擦除，即將Flash中數(shù)據(jù)存放地址里全部寫1。當(dāng)FPGA收到擦除命令時，會對Flash從第二區(qū)開始的所有數(shù)據(jù)位進(jìn)行寫1操作，并在結(jié)束時返回擦除成功的信息給上位機(jī)。

3）對數(shù)操作復(fù)位

當(dāng)FPGA收到復(fù)位命令時會停止當(dāng)前操作，并自動復(fù)位，此操作只在數(shù)據(jù)回讀時有效。

上述對數(shù)據(jù)的3種操作均跳過Flash中存放諸元的第一區(qū)，從Flash的第二區(qū)開始。

3.3 測控與交互的階段轉(zhuǎn)換

測控與交互的階段轉(zhuǎn)換流程如圖6所示。彈載測控系統(tǒng)默認(rèn)上電后處于測控階段：藍(lán)牙模塊處于未連接主機(jī)、低功耗狀態(tài)，LINK引腳（連接狀態(tài)指示）輸出高電平，LPOUT引腳（功耗指示）輸出高電平;當(dāng)需要與上位機(jī)進(jìn)行交互時，先建立藍(lán)牙連接，配對成功后LINK輸出低電平，而后開始判斷過載是否≤29，滿足則退出測控階段，否則取消配對。緊接著判斷是否收到指令“AT”，收到則進(jìn)入交互階段完成與上位機(jī)之間的交互行為;未收到則待命，系統(tǒng)處于退出測控的階段。整個階段轉(zhuǎn)換以及交互階段都可通過系統(tǒng)下電來結(jié)束。

3.4 數(shù)據(jù)編幀加密

該系統(tǒng)編幀加密部分程序參照無線傳輸中典型的DES、AES、RSA等算法進(jìn)行非標(biāo)加密。該系統(tǒng)加密方法主要采用移位、異或和同或相互結(jié)合，通過將8位數(shù)據(jù)位進(jìn)行左移或右移，與固定數(shù)同或、異或來實(shí)現(xiàn)對數(shù)據(jù)的加密。

如圖7所示，從1# FIFO中讀取出數(shù)據(jù)并進(jìn)行加密處理，處理后生成對應(yīng)標(biāo)志字，再一同存入2#FIFO中，通過TTL電平存入藍(lán)牙芯片內(nèi)置緩沖，最后通過無線串口送給上位機(jī)。在加密程序中需提前寫人兩個四位二進(jìn)制數(shù)A與B，而后按照寫定的運(yùn)算順序輪流執(zhí)行①、②、③運(yùn)算，由于每種運(yùn)算方式都不復(fù)雜，故而穩(wěn)定性高。

與單一的運(yùn)算方式相比，這種加密運(yùn)算勝在運(yùn)算方式可以設(shè)置多種，而FPGA并行的執(zhí)行方式可在輪流讀人數(shù)據(jù)的過程中大大節(jié)省運(yùn)算時間，且由于加密方式的多樣性，被破解的可能性低。

3.5 藍(lán)牙模塊的配置

藍(lán)牙模塊可先在模塊未連接的狀態(tài)下通過串口調(diào)試助手，由AT指令預(yù)先設(shè)置其基本參數(shù)，具體設(shè)置見表1。模塊保存參數(shù)后，再次上電可保持使用這些參數(shù)。通過上述設(shè)置，藍(lán)牙模塊在系統(tǒng)上電時直接進(jìn)入低功耗模式，通過多次測試，3.3V供電時低功耗模式下的平均工作電流僅為29μA。直到配對成功后通過數(shù)據(jù)收發(fā)會自動退出低功耗模式，并將上位機(jī)命令通過TTL電平傳給FPGA，實(shí)現(xiàn)FPGA與上位機(jī)端的無線交互。

4 系統(tǒng)測試與結(jié)果分析

本系統(tǒng)使用VB編寫的上位機(jī)進(jìn)行數(shù)據(jù)處理和諸元裝訂上位機(jī)界面分別如圖8、圖9所示。通過對比專有上位機(jī)的回讀數(shù)據(jù)和有線數(shù)據(jù)傳輸回讀到的數(shù)據(jù)，可對該系統(tǒng)的無線交互性能進(jìn)行驗證性測試，同時與原有回讀系統(tǒng)進(jìn)行了對比試驗。

4.1 諸元裝訂測試

先通過基于USB2.0的有線數(shù)據(jù)回讀系統(tǒng)，將Flash中第一區(qū)數(shù)據(jù)進(jìn)行回讀，可看出：第一區(qū)存放著該系統(tǒng)的射擊諸元，諸元裝訂后，再次回讀第一區(qū)數(shù)據(jù)，發(fā)現(xiàn)原參數(shù)已被新的參數(shù)覆蓋，且為從上位機(jī)輸入的參數(shù)的對應(yīng)單精度浮點(diǎn)型數(shù)據(jù)，裝訂輸入如圖9所示，測試結(jié)果見圖10。

多次測試后，統(tǒng)計得出操作時長均為10s以內(nèi)，故而可證得該系統(tǒng)配合上位機(jī)可快速準(zhǔn)確地進(jìn)行射擊諸元裝訂。

4.2 數(shù)據(jù)回讀測試

數(shù)據(jù)回讀過程中，上位機(jī)在接收到數(shù)據(jù)后會識別每幀數(shù)據(jù)的標(biāo)志字，確定對應(yīng)解碼方式，再還原數(shù)據(jù)。經(jīng)測試：所得數(shù)據(jù)無“OxFF”，即傳輸過程中沒有掉電情況，且通過Matlab提取幀計數(shù)進(jìn)行畫圖，發(fā)現(xiàn)所得數(shù)據(jù)結(jié)果沒有出現(xiàn)丟幀亂幀的情況，證明該系統(tǒng)具有良好的讀取穩(wěn)定性和數(shù)據(jù)完整性。

4.3 對比試驗

經(jīng)對比發(fā)現(xiàn)，本系統(tǒng)在讀取120.67Mb的數(shù)據(jù)時用時72s，平均回讀速度約為1.675Mb/s，而使用老式的基于FT245BL的有線回讀系統(tǒng)的平均回讀速率為0.915Mb/s[10]，故而該無線式交互設(shè)計可滿足數(shù)據(jù)回讀速度要求。

5 結(jié)束語

本文從總體、硬件、軟件3部分詳細(xì)介紹了基于彈載測控系統(tǒng)的嵌入式無線交互設(shè)計，并結(jié)合上位機(jī)完成了相關(guān)的性能測試與實(shí)驗驗證。結(jié)果證明該設(shè)計具有良好的工作穩(wěn)定性，且一定程度的提高了回讀速率;同時，融合諸元裝訂功能，可大大減少調(diào)試測控系統(tǒng)時繁雜的工作量，提高調(diào)試效率。比有線式數(shù)據(jù)回讀系統(tǒng)更能適應(yīng)軍事發(fā)展需要。且隨著FPGA和無線傳輸芯片的更新?lián)Q代，其傳輸效率、傳輸距離還可進(jìn)一步提高，甚至功能上還可進(jìn)一步強(qiáng)化。

參考文獻(xiàn)

[1]谷曉波.無線通信網(wǎng)絡(luò)的安全問題及對策[J].農(nóng)家參謀，2017（22）：261.

[2]商雨.對藍(lán)牙技術(shù)中的加密算法的進(jìn)一步探討[J].科技資訊，2009（6）：2.

[3]吳峰，王向軍，湯其劍.基于數(shù)字調(diào)節(jié)方法.MEMS陀螺零位補(bǔ)償技術(shù)研究[J].傳感技術(shù)學(xué)報，2012，25（12）：1717-1721.

[4]郝曉明，李杰，黃玉崗.基于ADS8568的八路數(shù)據(jù)采集系統(tǒng)設(shè)計[J].傳感技術(shù)學(xué)報，2016，29（1）：154-158.

[5]胡陳君.彈載小型抗高過載微慣性測量系統(tǒng)設(shè)計[D].太原：中北大學(xué)，2015.

[6]廉佳琦，羅豐，吳順君.基于USB2.0高速大容量固態(tài)存儲系統(tǒng)的設(shè)計與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2007（6）：38-40，43.

[7]THOMAS L F，DAVID B.Fundamentals of AnalogCircuits[M].2nd ed.Prentice Hall Inc，2002.

[8]何超.基于藍(lán)牙5.0的多協(xié)議Beacon系統(tǒng)設(shè)計[D].成都：電子科技大學(xué)，2018.

[9]柯艷，李杰，孔祥雷，等.基于USB 2.0的多路數(shù)據(jù)采集系統(tǒng)上位機(jī)軟件設(shè)計[J].測試技術(shù)學(xué)報，2010，24（4）：351-356.

[10]郝曉明，李杰，胡陳君，等.基于FPGA的彈載數(shù)據(jù)回讀系統(tǒng)設(shè)計[J].傳感技術(shù)學(xué)報，2015，28（7）：1023-1027

[11]張玉平，葉圣江.基于FPGA的虛擬FIFO改進(jìn)設(shè)計[J].沈陽工業(yè)大學(xué)學(xué)報，2016，38（3）：298-303.

（編輯：商丹丹）