基于邊界掃描技術(shù)的SOC數(shù)字電路可測(cè)性設(shè)計(jì)研究

王勇

摘要：在當(dāng)前SOC系統(tǒng)的實(shí)際應(yīng)用過程中，其整體應(yīng)用效果普遍比較良好，受到了人們的廣泛關(guān)注和重視，但是如何采取有針對(duì)性的措施，對(duì)其進(jìn)行科學(xué)合理的測(cè)試和判斷，是現(xiàn)階段的重點(diǎn)問題。本文在邊界掃描技術(shù)的基礎(chǔ)上，對(duì)SOC數(shù)字電路可測(cè)性進(jìn)行分析，為SOC系統(tǒng)測(cè)試的準(zhǔn)確性和有效性提供保障。

關(guān)鍵詞：邊界掃描技術(shù);SOS數(shù)字電路;可測(cè)性;設(shè)計(jì)措施

在當(dāng)前科學(xué)技術(shù)不斷進(jìn)步和快速發(fā)展的背景下，越來越多的新型技術(shù)被廣泛應(yīng)用在各個(gè)領(lǐng)域中，特別是近年來集成電路工藝技術(shù)有了明顯的提升，同時(shí)設(shè)計(jì)方法也越來越成熟。在集成電路技術(shù)的實(shí)際應(yīng)用過程中，可以與實(shí)際情況進(jìn)行結(jié)合，將多數(shù)的電路設(shè)計(jì)全部都設(shè)計(jì)到同一個(gè)芯片當(dāng)中，這種設(shè)計(jì)和應(yīng)用模式就可以被稱之為片上系統(tǒng)。這種類型系統(tǒng)在實(shí)際應(yīng)用過程中，其不僅能夠從根本上減少印制板當(dāng)中的部件數(shù)量、管腳數(shù)量，而且還能夠?qū)拈_銷等問題起到良好的改善作用。與此同時(shí)，與實(shí)際情況進(jìn)行結(jié)合，發(fā)現(xiàn)還可以在實(shí)踐中盡可能降低散熱的要求，對(duì)系統(tǒng)的開發(fā)周期等進(jìn)行有效的縮短，這樣有利于實(shí)現(xiàn)對(duì)成本的有效控制。但是在當(dāng)前社會(huì)經(jīng)濟(jì)不斷快速發(fā)展的背景下，由于集成度不斷提升，整個(gè)測(cè)試過程也具有一定的復(fù)雜性，這樣就會(huì)導(dǎo)致測(cè)試成本也越來越高。在這種背景下，就需要結(jié)合實(shí)際情況，通過對(duì)邊界掃描技術(shù)的合理利用，實(shí)現(xiàn)對(duì)SOC數(shù)字電路的可測(cè)性進(jìn)行有針對(duì)性的測(cè)試，保證整個(gè)測(cè)試結(jié)果的準(zhǔn)確性和有效性。

1邊界掃描被測(cè)試系統(tǒng)

1.1帶邊界掃描測(cè)試結(jié)構(gòu)的IP核

在SOC數(shù)字電路的測(cè)試過程中，為了保證其測(cè)試的準(zhǔn)確性和有效性，需要與實(shí)際情況進(jìn)行結(jié)合，通過對(duì)邊界掃描技術(shù)在其中科學(xué)合理的利用，這樣不僅有利于提高測(cè)試效率，而且還能夠保證測(cè)試質(zhì)量，為SOC數(shù)字電路的可測(cè)性設(shè)計(jì)打下良好基礎(chǔ)。在具體設(shè)計(jì)過程中，要與實(shí)際情況進(jìn)行結(jié)合，積極采取有針對(duì)性的措施，對(duì)帶邊界的掃描結(jié)構(gòu)IP核進(jìn)行設(shè)計(jì)的時(shí)候，為了保證設(shè)計(jì)結(jié)果的準(zhǔn)確性和有效性，可以通過對(duì)硬件描述語言的合理利用[1]。與此同時(shí)，與IEEE1149.1標(biāo)準(zhǔn)進(jìn)行有效結(jié)合，在利用這種方式進(jìn)行設(shè)計(jì)的時(shí)候，可以結(jié)合實(shí)際情況，先設(shè)計(jì)出邊界掃描結(jié)構(gòu)，但是需要注意的一點(diǎn)就是，要保證該結(jié)構(gòu)本身具有TAP控制器等各種不同類型的零部件，將這些零部件組合在一起，最后將這些零部件全部都在IP核的周圍進(jìn)行加載處理，這樣才能夠保證該設(shè)計(jì)方法的合理性和有效性。

1.2 TAP控制器

TAP控制器在實(shí)際應(yīng)用過程中，與實(shí)際情況進(jìn)行結(jié)合之后發(fā)現(xiàn)其本身是一個(gè)16位的狀態(tài)機(jī)，在具體應(yīng)用過程中，TAP控制器可以在TMS、TCK信號(hào)控制過程中，實(shí)現(xiàn)狀態(tài)的有效轉(zhuǎn)換。與此同時(shí)，在應(yīng)用時(shí)，還可以為其提供各種不同類型控制信號(hào)源這樣不僅有利于根據(jù)這些控制信號(hào)選擇符合實(shí)際要求的測(cè)試數(shù)據(jù)寄存器，而且還能夠最大限度保證寄存器在實(shí)際應(yīng)用過程中的合理性和科學(xué)性。TAP控制器在實(shí)際應(yīng)用過程中，與其相對(duì)應(yīng)所產(chǎn)生出的時(shí)鐘，會(huì)涉及到移位時(shí)鐘，同時(shí)還會(huì)與實(shí)際情況進(jìn)行結(jié)合，對(duì)數(shù)據(jù)時(shí)鐘進(jìn)行及時(shí)有效的更新和處理。

1.3指令寄存器

在針對(duì)SOC數(shù)字電路可測(cè)性進(jìn)行設(shè)計(jì)的時(shí)候，要結(jié)合實(shí)際情況，選擇符合實(shí)際要求的設(shè)計(jì)方法，這樣不僅有利于從根本上滿足其在可測(cè)性設(shè)計(jì)過程中的基本要求，而且還能夠保證SOC數(shù)字電路在實(shí)際應(yīng)用過程中的有效性。指令寄存器在實(shí)際應(yīng)用過程中，其主要是在TDI與TDO相互之間的有效連接[2]。通過對(duì)實(shí)際情況進(jìn)行調(diào)查分析和研究可以得出，任何一個(gè)指令寄存器在實(shí)際應(yīng)用過程中，其中都會(huì)涉及到一個(gè)移位寄存器、一個(gè)并行輸出鎖存器。在這一背景下，可以結(jié)合實(shí)際情況，移位寄存器在實(shí)際應(yīng)用過程中，可以對(duì)傳送的指令進(jìn)行實(shí)時(shí)有效的保存和利用，同時(shí)還可保證鎖存器的輸出效果，這樣有利于對(duì)當(dāng)前的指令起到良好的保存效果。在針對(duì)SOC數(shù)字電路可測(cè)性進(jìn)行具體設(shè)計(jì)的時(shí)候，要結(jié)合實(shí)際情況，同時(shí)還要與IEEE1149.1當(dāng)中的標(biāo)準(zhǔn)要求進(jìn)行結(jié)合。在與該標(biāo)準(zhǔn)中的內(nèi)容進(jìn)行結(jié)合之后，發(fā)現(xiàn)該指令寄存器在實(shí)際應(yīng)用過程中，其整個(gè)長(zhǎng)度至少在2比特左右，同時(shí)還能夠?qū)崿F(xiàn)三條指令的譯碼。由此可以看出，該指令在實(shí)際應(yīng)用過程中，可以結(jié)合實(shí)際情況，直接將邊界掃描寄存器與PA核的I/O引腳之間建立良好的連接[3]。與此同時(shí)，還可以對(duì)IP核引腳當(dāng)中的信號(hào)進(jìn)行采樣或者是安裝。除此之外，在具體操作過程中，還可以與實(shí)際情況進(jìn)行結(jié)合，在其中適當(dāng)加入一些INTEST，也就是可以將內(nèi)測(cè)試指令也一并融入其中，這樣有利于實(shí)現(xiàn)對(duì)IP核心邏輯的有效測(cè)試，同時(shí)還能夠保證測(cè)試結(jié)果的準(zhǔn)確性和有效性。

2邊界掃描測(cè)試方法

2.1 IP核的內(nèi)測(cè)試

在針對(duì)SOC數(shù)字電路可測(cè)性進(jìn)行設(shè)計(jì)的時(shí)候，要結(jié)合實(shí)際情況，這樣不僅有利于保證設(shè)計(jì)結(jié)果的準(zhǔn)確性和有效性，而且還能夠?yàn)镾OC數(shù)字電路在實(shí)際應(yīng)用過程中的穩(wěn)定性。在具體操作過程中，一般情況下，在真?zhèn)螠y(cè)試系統(tǒng)當(dāng)中的IP核內(nèi)部功能進(jìn)行測(cè)試的時(shí)候，可以將內(nèi)測(cè)試方法科學(xué)合理的應(yīng)用其中。這種方法在實(shí)際應(yīng)用過程中，其主要是從TDI當(dāng)中將測(cè)試向量直接通過掃描的方式，移入到實(shí)踐中。在這一基礎(chǔ)上，可以直接將其加載到被測(cè)試的IP核當(dāng)中，這樣有利于直接將其引入到引腳的寄存器當(dāng)中。在這種背景下，為了保證測(cè)試的有效性和可靠性，可以在其中將測(cè)試時(shí)鐘輸入其中，并且將其直接引入到被測(cè)的IP核當(dāng)中，這樣其在工作一次之后，就會(huì)立即從TDO串行當(dāng)中反應(yīng)出相對(duì)應(yīng)的測(cè)試響應(yīng)結(jié)果。

2.2 IP核的外測(cè)試

在針對(duì)IP核進(jìn)行測(cè)試的時(shí)候，也可以結(jié)合實(shí)際情況，利用外測(cè)試的方式進(jìn)行測(cè)試。在利用這種方式的時(shí)候，一般情況下，為了保證測(cè)試結(jié)果的準(zhǔn)確性和有效性，一般都會(huì)外測(cè)試這種方法應(yīng)用在IP核相互之間的連接測(cè)試中，比如可以針對(duì)一些固定故障、開路故障等進(jìn)行有針對(duì)性的測(cè)試。外測(cè)試在實(shí)際應(yīng)用過程中，可以從TDI當(dāng)中，直接將測(cè)試矢量以串行的方式，直接移位到IP核的輸出引腳位置，這樣有利于促使其與下一個(gè)或者是多個(gè)IP核之間可以形成有效連接[4]。在具體測(cè)試過程中，可以與矢量在其中的響應(yīng)狀態(tài)，對(duì)其進(jìn)行科學(xué)合理的判斷，對(duì)其是否存在故障問題進(jìn)行科學(xué)合理的判斷，這樣有利于及時(shí)找出故障的問題，并且結(jié)合實(shí)際情況，提出有針對(duì)性的解決措施。外測(cè)試方法在實(shí)際應(yīng)用過程中，其本身具有一定的重要性，通過這種方式的合理利用，不僅有利于節(jié)省測(cè)試時(shí)間，而且還能夠?qū)崿F(xiàn)對(duì)故障準(zhǔn)確有效的定位。

3結(jié)束語

由于SOC系統(tǒng)在構(gòu)建和具體應(yīng)用過程中，具有一定的復(fù)雜性，不僅會(huì)涉及到各種不同類型的IP模塊，而且還可以將數(shù)字電路等各種不同類型的形式全部都集成到芯片當(dāng)中。在當(dāng)前科學(xué)技術(shù)不斷進(jìn)步和快速發(fā)展的背景下，可以通過邊界掃描技術(shù)的合理利用，實(shí)現(xiàn)SOC數(shù)字電路可測(cè)性的設(shè)計(jì)，這樣能夠?yàn)镾OC的測(cè)試水平提升打下良好基礎(chǔ)。

參考文獻(xiàn)：

[1]葛桂萍，肖鐵軍，陳才扣，馬學(xué)文.基于FPGA的“計(jì)算機(jī)組成原理”實(shí)踐教學(xué)的改革[J].實(shí)驗(yàn)技術(shù)與管理，2018，35（04）：12-15.

[2]楊亮，于宗光，魏敬和.一種基于JTAG接口的SIP測(cè)試調(diào)試系統(tǒng)設(shè)計(jì)技術(shù)[J].半導(dǎo)體技術(shù)，2018，43（04）：316-320.

[3]代鳴揚(yáng)，蔡志匡，陳冬明，郭宇鋒.基于SerDes系統(tǒng)芯片邊界掃描測(cè)試設(shè)計(jì)與電路實(shí)現(xiàn)[J].南京郵電大學(xué)學(xué)報(bào)（自然科學(xué)版），2018，38（01）：91-97.

[4]喻賢坤，姜爽，王莉，彭斌.宇航專用集成電路（ASIC）設(shè)計(jì)流程的標(biāo)準(zhǔn)化[J].航天標(biāo)準(zhǔn)化，2017（03）：24-30.