強電磁干擾環(huán)境下機載總線接口設(shè)計與實現(xiàn)

潘 皓，李聲飛

(中國西南電子技術(shù)研究所， 成都 610036)

隨著現(xiàn)代航空電子技術(shù)的發(fā)展，航電系統(tǒng)集成了大量的通信、導(dǎo)航、雷達等無線電設(shè)備，干擾源覆蓋了甚低頻、載頻、射頻及微波等頻段，信號發(fā)射功率范圍為10～50 dBm。在此環(huán)境下，因設(shè)備間通信誤碼率提高會導(dǎo)致系統(tǒng)工作異常，嚴重時將影響飛行安全，屬于強電磁干擾環(huán)境[1-2]。本文提出了一種適用于強干擾環(huán)境的總線接口單元，采用改進的摩爾投票算法對采樣電平進行加權(quán)，降低了通信誤碼率，提高了總線的可靠性；此外，在物理層和應(yīng)用層對總線接口進行標準化設(shè)計，將CAN、RS422/RS485、LVDS等串行總線進行集成設(shè)計，對數(shù)據(jù)收發(fā)驅(qū)動器、總線控制器等器件選型進行統(tǒng)一規(guī)劃，解決了各設(shè)備間接口規(guī)范、電氣標準[3]不統(tǒng)一而帶來的互連互通問題。通用總線接口單元主要用于航電分系統(tǒng)內(nèi)設(shè)備互連，適用于對實時性、可靠性、功耗、體積、成本等要求較高的場合。

1 系統(tǒng)結(jié)構(gòu)及原理

典型的機載通信鏈路系統(tǒng)[4-5]由系統(tǒng)控制單元、通用總線接口單元、通用射頻單元組成，原理如圖1所示。系統(tǒng)控制管理單元主要實現(xiàn)航電總線接口功能，用于連接航電主干網(wǎng)絡(luò)，如FC、AFDX、1553B等總線；采用高速數(shù)字信號處理器作為主控，通過同步總線與通用總線接口單元通信，完成系統(tǒng)控制指令和數(shù)據(jù)下發(fā)，如配置系統(tǒng)工作模式、工作參數(shù)等控制命令；接收來自通用總線接口單元的應(yīng)答數(shù)據(jù)幀，并采集系統(tǒng)工作狀態(tài)和健康狀況。

通用總線接口單元是系統(tǒng)控制單元與通用射頻單元間的紐帶，完成系統(tǒng)控制指令的轉(zhuǎn)發(fā)和處理。收數(shù)組件接收來自同步總線的數(shù)據(jù)幀和命令幀，對幀信息進行緩存和解析，并將有效幀負荷傳給數(shù)據(jù)處理組件。數(shù)據(jù)處理組件對幀負荷進行解析和處理，將有用信息分成A/D數(shù)據(jù)、總線控制數(shù)據(jù)，并分別傳給對應(yīng)的通道，其中A/D數(shù)據(jù)傳給A/D控制器、多路復(fù)用控制器、D/A控制器，完成對前端射頻單元A/D的控制和管理；總線控制數(shù)據(jù)傳給收數(shù)FIFO緩存，緩存后通過讀總線傳給后端射頻模塊，用于射頻模塊控制，如模式選擇、寬窄帶選擇、濾波器設(shè)置。數(shù)據(jù)接收為發(fā)送的逆過程，通用射頻單元接收數(shù)據(jù)后進行A/D轉(zhuǎn)換，將數(shù)字信號通過總線接口單元緩存和處理后，送至系統(tǒng)控制單元。

圖1 典型機載鏈路通信系統(tǒng)原理框圖

2 數(shù)據(jù)處理流程

通用總線接口的數(shù)據(jù)發(fā)送流程如圖2所示，處理器啟動后運行初始化函數(shù)，初始化對外I/O接口、配置中斷觸發(fā)模式以接收外部中斷，然后進入主流程。當判斷有數(shù)據(jù)待送時進入發(fā)送流程，配置發(fā)送寄存器，包括設(shè)置發(fā)送波特率、幀格式、選擇發(fā)送電平(如RS422、RS485、RS232等)、校驗方式等參數(shù)，然后讀取發(fā)FIFO數(shù)據(jù)并對數(shù)據(jù)組幀，增加幀頭、幀尾、源/目的地址、校驗信息，一幀數(shù)據(jù)準備好后啟動發(fā)送程序發(fā)送數(shù)據(jù)，并啟動接收計時器等待回傳信息。如果收到應(yīng)答信息，則判斷應(yīng)答為ACK幀還是NAK幀，若為NAK幀表示接收方數(shù)據(jù)校驗失敗請求回傳，則重新組幀并發(fā)送。如果接收為ACK幀表示接收方已收到數(shù)據(jù)且校驗成功，則發(fā)送成功，停止重傳。如果未接收到任何應(yīng)答幀信息，則判斷接收是否超時，如果未超時則繼續(xù)等待接收應(yīng)答幀信息，如果超時則啟動重傳機制對數(shù)據(jù)幀重傳，如果重傳超過3次仍未收到應(yīng)答幀，重傳失敗，停止重傳。

當判斷到有數(shù)據(jù)到來時進入接收流程,如圖3所示。首先配置接收寄存器，包括設(shè)置接收波特率、緩存大小、中斷觸發(fā)方式等參數(shù)，然后啟動接收進程。檢測是否有幀頭，如果沒有幀頭則繼續(xù)等待，檢測到有幀頭就開始接收并緩存數(shù)據(jù)。隨后啟動看門狗計時器，判斷是否超過最長接收時間，如果超過則丟棄當前數(shù)據(jù)包，否則解析接到的幀內(nèi)容并進行CRC校驗，如果校驗失敗則回傳NAK幀請求發(fā)送方重傳，校驗成功則將數(shù)據(jù)傳給數(shù)據(jù)處理流程，接收流程結(jié)束。

3 改進的摩爾投票算法

傳統(tǒng)的電平采樣方法多采用單次采樣，該方式易受電磁干擾而造成通信錯誤，當誤碼率超過閾值時會導(dǎo)致系統(tǒng)工作異常。而多次采樣[6]方法中，傳統(tǒng)的摩爾投票判決算法[7]能在一定程度上消除噪聲對判決結(jié)果的影響，但由于未對判決因子進行加權(quán)處理，總線傳輸誤碼率難以進一步降低。

通過分析總線電平特性可知，信號在保持期間電平較為穩(wěn)定，而在建立或翻轉(zhuǎn)時波動較大，根據(jù)這一特性對摩爾算法進行改進，具體方法：在整個電平范圍內(nèi)，采用多個采樣點對目標進行判決，根據(jù)每個采樣點位置不同分配不同的加權(quán)因子，信號中間位置分配較大權(quán)重，依次往兩端遞減。加權(quán)因子設(shè)置為服從標準正態(tài)分布[8]的函數(shù)，統(tǒng)計在整個樣本空間內(nèi)目標的概率值η如下：

(1)

式(1)中:η為目標概率值，N為采樣次數(shù)，Xi為第i次采樣值，φ(Xi)為Xi的加權(quán)分布因子。用為簡化計算，將該因子的分布函數(shù)，采用標準正態(tài)分布表示如下：

(2)

圖2 數(shù)據(jù)發(fā)送流程框圖 圖3 數(shù)據(jù)接收流程框圖

改進的摩爾投票算法的判決流程如圖4所示，首先采集樣本空間內(nèi)Xi，對采集到的樣本按正態(tài)分布概率函數(shù)進行查表加權(quán)，依據(jù)式(1)計算出目標概率η，若η大于設(shè)定閾值則判斷為目標，流程如圖4所示。

圖4 摩爾投票算法流程框圖

4 算法實現(xiàn)

利用FPGA高速并行處理的優(yōu)勢，實現(xiàn)了改進的摩爾投票算法，流程如圖5所示，在高精度晶振輸出的時鐘控制下，通用總線接口內(nèi)部FPGA對接收到的串行總線信號進行采樣判決。圖5(a)為串行總線的模擬信號，速率為3.125 Mbit/s；模擬信號由于受到周圍電磁環(huán)境、傳播路徑影響，信號局部會隨機出現(xiàn)毛刺，設(shè)置高電平門限、低電平門限作為模擬信號數(shù)字化的基準。圖5(b)為經(jīng)數(shù)字化后的信號，模擬信號的毛刺超過預(yù)先設(shè)定的高電平門限、或者低于預(yù)先設(shè)定的低電平門限，數(shù)字化后信號就會出現(xiàn)“毛刺點”；如果采樣時刻在毛刺點附近，就會影響到采樣結(jié)果；圖5(c)為過采樣時鐘信號，頻率為50 MHz的高速脈沖，對3.125 MHz的串行數(shù)字信號進行16倍過采樣，每個比特電平持續(xù)16個采樣周期；圖5(d)為FPGA內(nèi)設(shè)置的寬度為16個采樣周期的投票判決窗口。用改進的摩爾投票算法，確定該比特電平值。具體方法如下：通過查表法對所有采樣值進行加權(quán)求和，計算出電平“1”的值，當“1”值大于0.35時判決該比特電平值為“1”，否則判決該比特電平值為“0”。

圖5 改進的摩爾投票算法流程

5 實驗結(jié)果與分析

為了驗證通用總線接口單元通信可靠性和抗干擾能力[9]，搭建如圖6所示試驗環(huán)境。在復(fù)雜電磁環(huán)境下，選取設(shè)備A作為數(shù)據(jù)發(fā)送設(shè)備，將測試數(shù)據(jù)發(fā)送至總線接口單元，總線接口單元對接收到的測試數(shù)據(jù)進行處理，并將處理后的結(jié)果發(fā)送至設(shè)備B，設(shè)備B上運行統(tǒng)計軟件，對通信誤碼率、通信報文大小進行統(tǒng)計，并將統(tǒng)計結(jié)果傳輸?shù)奖O(jiān)控計算機上顯示。

通過溫度循環(huán)檢驗總線接口單元環(huán)境穩(wěn)定性，一個循環(huán)條件設(shè)置為：低溫-55 ℃，保溫2 h；常溫+25°，保溫2 h；高溫+85°，保溫2 h，升降溫速率為5(°)/min。經(jīng)過4個循環(huán)共計24 h的進行數(shù)據(jù)收發(fā)測試，在6 000萬包(256 Byte/包)大數(shù)據(jù)量壓力測試下，總線通信誤碼率小于10E-11，測試結(jié)果見表1所示。

圖6 總線接口單元試驗環(huán)境示意圖

測試項目數(shù)據(jù)量/(萬包)錯誤包數(shù)測試時間/h工作溫度/℃功耗/W數(shù)據(jù)收發(fā)6 000024-55 ℃～+85 ℃<3.5

6 結(jié)論

本文以機載設(shè)備總線通信為背景，設(shè)計了一種基于改進摩爾投票算法的總線接口單元，根據(jù)采樣電平特征，將不同的采樣值按正態(tài)分布分配不同加權(quán)因子，避免了傳統(tǒng)貝葉斯分布的隨機性，解決了強電磁環(huán)境下總線通信抗干擾問題；此外，對設(shè)備間串行總線接口進行標準化設(shè)計，遵循總線物理層和傳輸層規(guī)范，在應(yīng)用層上對幀傳輸格式、校驗方式,重傳機制等方面進行統(tǒng)一規(guī)劃，使得各廠家設(shè)備在統(tǒng)一的總線規(guī)范下進行通信，提升了系統(tǒng)的開放性和通用性。進一步降低強電磁環(huán)境下總線誤碼率、提高設(shè)備的容錯性[10-11]仍是今后研究的方向。