基于FPGA與DSP的發(fā)動機(jī)參數(shù)采集系統(tǒng)設(shè)計

(上海航空測控技術(shù)研究所 故障診斷與健康管理技術(shù)航空科技重點實驗室，上海 201601)

0 引言

隨著航空技術(shù)和計算機(jī)技術(shù)的不斷發(fā)展，人們對飛機(jī)的性能提出更高要求，而發(fā)動機(jī)作為飛機(jī)的核心裝置，在整個飛機(jī)系統(tǒng)中扮演重要角色。發(fā)動機(jī)工作時，各部件承受著非常高的機(jī)械應(yīng)力和熱應(yīng)力，為保證發(fā)動機(jī)安全、可靠、穩(wěn)定地工作，必須對航空發(fā)動機(jī)參數(shù)、燃油系統(tǒng)參數(shù)、滑油系統(tǒng)參數(shù)等進(jìn)行精確測量、顯示、控制[1]。傳統(tǒng)的機(jī)械式儀表已經(jīng)逐漸被數(shù)字顯示儀表所替代，嵌入式系統(tǒng)越來越多地應(yīng)用到航空儀表之中。因此，迫切需要研究一套具有高通用性、高可靠性及安全性的發(fā)動機(jī)參數(shù)采集系統(tǒng)[2]。近年來，數(shù)字信號處理器(DSP)由于其速度塊、精度高、穩(wěn)定性好被越來越多地應(yīng)用于航空電子設(shè)備中。本文采用FPGA與DSP為核心的系統(tǒng)方案，設(shè)計出發(fā)動機(jī)參數(shù)采集系統(tǒng)，并成功應(yīng)用于某型號直升機(jī)，獲得批量生產(chǎn)。

1 整體設(shè)計

發(fā)動機(jī)參數(shù)采集系統(tǒng)(以下簡稱“發(fā)參采集器”)主要由7塊板卡組成：二次電源板、電源板、AD板1、AD板2、DIO板、主控板和底板。整體結(jié)構(gòu)如圖1所示。

圖1 整體結(jié)構(gòu)框圖

由圖1可以看出信號流向。其中20路模擬信號和7路頻率信號經(jīng)過信號調(diào)理，由發(fā)參采集器進(jìn)行數(shù)據(jù)采集。發(fā)參采集器通過光隔離實現(xiàn)18路離散量輸入和12路離散量輸出。發(fā)參采集器通過ARNIC429接口與EECU左、EECU右實現(xiàn)全雙工通訊，與告警控制盒、三軸大氣數(shù)據(jù)系統(tǒng)計算機(jī)(以下簡稱大氣計算機(jī))實現(xiàn)單工接收通訊。發(fā)參采集器通過RS-422接口，與綜合控制顯示計算機(jī)實現(xiàn)全雙工通訊，發(fā)送信息到多功能顯示器2和4、以及飛行參數(shù)采集器，單工接收燃油計算機(jī)信息。另外，還有一路備用發(fā)送接口。將需要存儲的信息保存至EEPROM中，通過自檢接口與上位機(jī)通訊，實現(xiàn)系統(tǒng)自檢和校正等維護(hù)功能，自檢口采用RS232接口。

主要板卡功能介紹：二次電源板主要提供電源的尖峰浪涌抑制，當(dāng)外部供電電源的電壓低于18 V時，二次供電啟動。除為本系統(tǒng)供電外，還能輸出2路21 VDC±1 V電源。二次電源板電源輸入為兩路，第一路為正常的供電，第二路為應(yīng)急供電；電源板為整個系統(tǒng)提供電源，將機(jī)載電源轉(zhuǎn)為±15 VDC，為傳感器和模擬板供電，轉(zhuǎn)為5 V DC，為主控板、DIO板及AD1板和AD2板供電；兩塊AD板PCB設(shè)計相同，通過底板分配處理不同的信號，AD板將模擬信號和頻率信號轉(zhuǎn)化為標(biāo)準(zhǔn)信號，供采主控板采集，其中，頻率信號轉(zhuǎn)化為0～3.3 V的標(biāo)準(zhǔn)方波，供主控板采集，DI信號隔離后供采集板采集；主控板主要實現(xiàn)ARINC429總線接收和發(fā)送數(shù)據(jù)，RS422總線接收和發(fā)送數(shù)據(jù)，采集模擬量和離散量輸入數(shù)據(jù)、頻率數(shù)據(jù)，并控制離散量的輸出，上位機(jī)自檢等。主要功能器件：FPGA采用EP4CE115F23I7，該器件在其它產(chǎn)品型號應(yīng)用較為廣泛。DSP選用TI公司的TMS320VC5416，該芯片在其它課題中已成功應(yīng)用。ARINC 429的接口芯片采用HOLT公司的HI-3593PQI，該芯片為工業(yè)級芯片，溫度范圍：-40～+85 ℃。52腳PQFP封裝，節(jié)省PCB空間，同時HI-3593PQI自帶自檢功能，使用控制寄存器中的SELF TEST位，就可以實現(xiàn)芯片的自收自發(fā)，實現(xiàn)自檢。422總線通訊設(shè)備需求為4發(fā)2收，采用HOLT公司的HI-4850，該芯片每片自帶一路收發(fā)，設(shè)計采用單獨接口設(shè)計，每一個接口對應(yīng)一組422接收或發(fā)送；DIO板輸入輸出離散量，DIO板主要功能是對DI、DO信號的隔離，選用高速光耦實現(xiàn)；底板為內(nèi)部各個電路板之間以及外部信號至內(nèi)部電路板的信號連接通路。

發(fā)動機(jī)參數(shù)采集系統(tǒng)主要功能：采集和處理發(fā)動機(jī)工作狀態(tài)、燃油系統(tǒng)、液壓系統(tǒng)、滑油系統(tǒng)、旋翼轉(zhuǎn)速和電源系統(tǒng)等信息并提供給綜合任務(wù)系統(tǒng)，為飛行員提供準(zhǔn)確的發(fā)動機(jī)、燃油、液壓、電源等各項參數(shù)指示。記錄發(fā)動機(jī)工作歷程及其它必要的信息。為EECU提供必要的參數(shù)，并輸出發(fā)動機(jī)告警信號。

1.1 FPGA系統(tǒng)設(shè)計

FPGA作為發(fā)動機(jī)參數(shù)采集系統(tǒng)的核心之一，與電源系統(tǒng)、RS422接收、發(fā)送電路、ARINC429接收、發(fā)送電路、DSP硬件系統(tǒng)以及外部接口模塊緊密相連。主要功能包括：FPGA硬件電路(晶振電路、復(fù)位電路、程序配置電路等)以及Verilog HDL實現(xiàn)的與DSP系統(tǒng)的HPI通信、2路RS422數(shù)據(jù)的接收、4路RS422數(shù)據(jù)的發(fā)送、4路ARINC429數(shù)據(jù)的接收、2路ARINC429數(shù)據(jù)的發(fā)送、12路離散量輸入信號的采集、7路頻率量的采集、4片AD模擬量數(shù)據(jù)采集接口的實現(xiàn)、8路離散量輸出地控制以及監(jiān)控DSP系統(tǒng)，其功能框圖如圖2所示。

圖2 FPGA系統(tǒng)功能框圖

主要功能模塊實現(xiàn)方式如下：

1)AD控制模塊：AD控制模塊每隔20 ms采集一次16路的模擬量值，并將采集到的16路16bits信號存放在RAM中，后端模塊在wrdone_sig為高時進(jìn)行數(shù)據(jù)讀取操作。AD_Left以及AD_Right分別實現(xiàn)2塊AD板模擬量的采集。

2)422接收模塊：FMSR_RX及IDCP_RX分別實現(xiàn)燃油測量計算機(jī)和綜合顯示控制計算機(jī)RS422數(shù)據(jù)的接收。燃油測量計算機(jī)的通訊周期80 ms，通訊速率為9600bit/s,偶校驗;綜合顯示控制計算機(jī)通訊周期80 ms，通訊速率為38400bit/s，奇校驗。

3)429接收模塊：EECU1_RX、EECU2_RX、ADC_RX和GJ_RX分別實現(xiàn)EECU1、EECU2、告警控制盒以及大氣數(shù)據(jù)計算機(jī)ARINC429數(shù)據(jù)的接收，SPI的采樣頻率SCLK設(shè)置為1 MHz。

4)離散量采集模塊：DIN實現(xiàn)離散量的采集。

5)頻率量采集模塊：duty實現(xiàn)頻率量采集，其中包括5通道頻率量以及2通道的占空比采集。

6)輸入數(shù)據(jù)整合模塊：In_sum實現(xiàn)輸入信號：離散量、頻率量、RS422信號數(shù)據(jù)、ARINC429信號數(shù)據(jù)以及迷你量數(shù)據(jù)的特定格式的整合在一個RAM中，當(dāng)In_sum_Done_Sig為高時，后端的HPI模塊可以將此刻整合的數(shù)據(jù)發(fā)送給DSP。

7)HPI通訊模塊：HPI8實現(xiàn)FPGA與DSP的HPI通訊，F(xiàn)PGA將輸入數(shù)據(jù)整合模塊中的數(shù)據(jù)寫入DSP的雙口RAM后，通過int_in告知DSP進(jìn)行數(shù)據(jù)處理，DSP處理完成，將處理完成的數(shù)據(jù)按照固定格式存放在雙口RAM中，通過int_out中斷告知FPGA進(jìn)行數(shù)據(jù)的讀取。

8)輸出數(shù)據(jù)整合模塊：OUT_sum實現(xiàn)FPGA讀取DSP處理后數(shù)據(jù)，并按照協(xié)議格式將對外發(fā)送的數(shù)據(jù)存放在各自的RAM中以供后端模塊讀??；該模塊還實現(xiàn)離散量的輸出控制。

9)422發(fā)送模塊：IDCP_TX、MFD1_TX、MFD2_TX及FADR_TX分別實現(xiàn)綜合顯示控制計算機(jī)、多功能顯示器A、多功能顯示器B和飛行參數(shù)采集器的RS422數(shù)據(jù)的發(fā)送。IDCP_TX通訊周期80 ms，通訊速率38400bit/s，奇校驗；MFD1_TX通訊周期80 ms，通訊速率38400bit/s，偶校驗；MFD2_TX通訊周期300 ms，通訊速率9600bit/s，偶校驗；FADR_TX通訊周期80 ms，通訊速率38400bit/s，偶校驗。為保證每個包發(fā)出去數(shù)據(jù)的奇偶校驗位都能夠匹配，在發(fā)送之前會有一個包數(shù)據(jù)的緩存。

10)429發(fā)送模塊：EECU1_RX、EECU2_RX分別實現(xiàn)EECU1和EECU2 ARINC429數(shù)據(jù)的發(fā)送，SPI的采樣頻率SCLK設(shè)置為1 MHz。

考慮產(chǎn)品系列化，在采集板FPGA的選型上選擇接口種類豐富，IO口多的型號EP4CE115F23I7[3]，該芯片內(nèi)含504kbits存儲空間。用戶IO343個，支持LVDS總線通訊，能夠滿足采集的各項要求。采用quartusII進(jìn)行軟件開發(fā)，必要時使用modelsim進(jìn)行仿真[4]。外圍電路由50 MHz有源晶振電路和配置電阻構(gòu)成，按照Altera公司提供的參考原理圖進(jìn)行搭建FPGA系統(tǒng)電路。

1.2 DSP系統(tǒng)設(shè)計

DSP硬件系統(tǒng)包括與FPGA的HPI接口，EEPROM自舉電路，EEPROM數(shù)據(jù)存儲電路、RS232串口實現(xiàn)及DSP最小系統(tǒng)，DSP硬件系統(tǒng)功能如圖3虛線框內(nèi)所示。

圖3 DSP硬件系統(tǒng)功能框圖

DSP硬件系統(tǒng)作為發(fā)動機(jī)參數(shù)采集系統(tǒng)的核心之一，DSP主要實現(xiàn)如下功能:

1)保證DSP能夠正常運作；

2)存儲和讀取發(fā)動機(jī)參數(shù)所需要的數(shù)據(jù)，如發(fā)動機(jī)工作時間、飛行信息等；

3)與編譯平臺(PC機(jī))相連來下載DSP配置文件到EEPROM中[5]；

4)與FPGA完成HPI通訊。

DSP芯片采用TMS320VC5416PGE160[6,7]，工作溫度：-40℃～100℃；具有接口豐富，數(shù)據(jù)處理能力大等優(yōu)點，數(shù)據(jù)配置以及數(shù)據(jù)的存儲都是用AT25512N的EEPROM，容量為512Kbits。DSP_JTAG插件為DSP配置程序下載接口，與PC相連完成配置文件下載以及程序在線的調(diào)試。復(fù)位電路在上電時采用RC復(fù)位，調(diào)試過程中出現(xiàn)FPGA與DSP握手不成功，通過FPGA對DSP進(jìn)行復(fù)位得以解決。

2 軟件設(shè)計

2.1 FPGA軟件設(shè)計

FPGA實現(xiàn)功能如下：

1)AD信號采集：20路模擬信號由信號調(diào)理板調(diào)理轉(zhuǎn)換后，通過兩個A/D采樣芯片掃描采集。每個循環(huán)要包括這20路模擬量的通道切換、采樣保持、模數(shù)轉(zhuǎn)換以及轉(zhuǎn)換后數(shù)據(jù)的讀取，在A/D通道的控制上，要包括通道的切換和A/D轉(zhuǎn)換控制。通過SPI接口將AD轉(zhuǎn)換后的信號進(jìn)行整理，并存入RAM緩存；

2)HPI通訊：通過HPI接口將經(jīng)過整理以后的AD信號，從緩存RAM中取出，將數(shù)據(jù)發(fā)送給DSP，待DSP處理完成后，將處理結(jié)果取回；

3)離散量檢測：離散信號每個循環(huán)周期20 ms采集一次，按字讀取，離散量輸入通道設(shè)計有檢測控制端，當(dāng)處于上電自檢測時，軟件控制在通道的入口處加入規(guī)定值來判斷通道的工作正常與否。并做開關(guān)量防抖動處理。處理完成后寫入離散量RAM緩存；

4)頻率量檢測：在采樣信號作用下，采集一個信號周期頻率的高低電平數(shù)值，存放在RAM中，每隔20 ms讀取信號高電平和低電平的計數(shù)值打包發(fā)送給DSP處理；通道故障判別可以根據(jù)信號最大允許的變化范圍以及所獲取的信號可信度等條件來進(jìn)行，也可以以此來判別某一頻率量采集通道工作狀態(tài)正常與否的方法，滿足自檢測方面的要求(所有的頻率量不都為零時，判斷每一路頻率量與最大允許值關(guān)系，超出最大范圍，報頻率量自檢測故障)

5)429通訊：通過對429外部通訊SPI口的控制，將429芯片中數(shù)據(jù)接收緩存中的數(shù)據(jù)轉(zhuǎn)存到通訊模塊內(nèi)部RAM接收緩存中。同時，將內(nèi)部RAM發(fā)送緩存中的數(shù)據(jù)通過429外部通訊SPI口發(fā)送給429芯片對外發(fā)送。通過2路ARINC429輸入接口接收左右發(fā)動機(jī)電調(diào)EECU數(shù)據(jù)，信息由10頁ARINC信息組成，每頁含5個字。每20ms向EPU發(fā)送一頁，整個信息200 ms刷新一次。

6)422通訊：實現(xiàn)串口發(fā)送與串口接收功能模塊，將串口接收到的數(shù)據(jù)轉(zhuǎn)存到RAM接收緩存中，將RAM發(fā)送緩存中的數(shù)據(jù)通過串口發(fā)送模塊對外發(fā)送；

7)離散量控制模塊：根據(jù)離散量控制條件，實現(xiàn)離散量的控制。

2.2 DSP軟件設(shè)計

DSP軟件部分主要包括自檢、HPI通訊模塊、RS232通訊模塊、數(shù)據(jù)處理模塊，歷程參數(shù)記錄模塊。

DSP實現(xiàn)功能如下：

1)自檢：自檢主要分為上電自檢、周期自檢和維護(hù)自檢三種。DSP在三種自檢狀態(tài)下進(jìn)行的自檢項目是一樣。當(dāng)系統(tǒng)接收到自檢信號或自檢控制命令的時候，DSP進(jìn)行自檢工作，自檢結(jié)果通過HPI發(fā)送給信號采集功能模塊；

2)HPI通訊：通過HPI接口將信號采集模塊發(fā)送過來的數(shù)據(jù)存入預(yù)先設(shè)定的HPI地址空間。信號采集模塊發(fā)送的數(shù)據(jù)包括：模擬量、離散量、頻率量等；

3)232通訊：實現(xiàn)串口發(fā)送與串口接收功能模塊。系統(tǒng)通過RS232接口與地檢設(shè)備相連，將地檢口接收到的指令與校準(zhǔn)系數(shù)進(jìn)行解析及分發(fā)，并將采集器存儲的數(shù)據(jù)通過串口發(fā)送模塊傳輸給地檢計算機(jī)進(jìn)行分析；

4)數(shù)據(jù)處理：將指定的HPI地址空間數(shù)據(jù)提取出來，按照相應(yīng)的計算方法進(jìn)行處理，并將處理后的結(jié)果按固定格式通過HPI發(fā)送回FPGA。需要處理的數(shù)據(jù)包括：模擬量、頻率量、離散量以及EECU數(shù)據(jù)；

5)歷程參數(shù)記錄：通過HPI接口，將FPGA發(fā)送數(shù)據(jù)進(jìn)行處理，并記錄和儲存發(fā)動機(jī)歷程參數(shù)，包括：發(fā)動機(jī)工作實時間、直升機(jī)批號、渦輪循環(huán)數(shù)、飛行時間、起落次數(shù)等。記錄能力為200組，記錄空間自動管理，200組數(shù)據(jù)記錄滿后自動從最老一組數(shù)據(jù)擦除并重新記錄。也可由地面測試設(shè)備讀出或擦除。

DSP軟件采用C語言和匯編混合編程。主要設(shè)計思想：DSP上電與FPGA握手成功后進(jìn)行自檢，自檢完成后，將FPGA傳過來的數(shù)據(jù)進(jìn)行相應(yīng)處理，處理完成后，將處理結(jié)果存在外部RAM中，經(jīng)由DSP的HPI接口供FPGA調(diào)用輸出。當(dāng)有外部中斷觸發(fā)時，響應(yīng)外部中斷。DSP軟件模塊流程如圖4所示。

圖4 DSP模塊流程圖

3 試驗結(jié)果與分析

發(fā)動機(jī)參數(shù)采集系統(tǒng)已成功完成與外部交聯(lián)設(shè)備聯(lián)試，并通過高溫工作、高溫貯存、低溫工作、低溫貯存、溫度沖擊、功能振動、沖擊試驗、電源特性試驗及電磁兼容性試驗，產(chǎn)品技術(shù)性能指標(biāo)滿足協(xié)議要求，并已在某型直升機(jī)上試飛成功。

4 結(jié)束語

本文采用FPGA與DSP對發(fā)動機(jī)參數(shù)采集系統(tǒng)進(jìn)行了研究，并進(jìn)行相關(guān)試驗，試驗結(jié)果表明采用FPGA與DSP對發(fā)動機(jī)參數(shù)可精確采集，控制。以該系統(tǒng)結(jié)構(gòu)為基礎(chǔ)的發(fā)動機(jī)參數(shù)采集系統(tǒng)成功應(yīng)用于某型號直升機(jī)，已成功定型，并獲得批量生產(chǎn)。