基于FPGA的脈沖信號(hào)參數(shù)測量系統(tǒng)設(shè)計(jì)

李德明, 胡君輝

(廣西師范大學(xué) 物理科學(xué)與技術(shù)學(xué)院, 廣西 桂林 541004)

脈沖信號(hào)參數(shù)測量儀可以測量脈沖信號(hào)頻率、幅度、占空比、上升時(shí)間等參數(shù)[1]。為了滿足應(yīng)用需求,本文設(shè)計(jì)了一種脈沖信號(hào)參數(shù)測量系統(tǒng),采用FPGA為主控制器,實(shí)現(xiàn)測量精度高、多參數(shù)測量、數(shù)字化顯示、便攜式的脈沖信號(hào)測量儀。

1 系統(tǒng)設(shè)計(jì)方案

采用FPGA作為主控制器,充分利用FPGA運(yùn)行速度快、并行運(yùn)算處理的特點(diǎn),實(shí)現(xiàn)高速A/D采集、數(shù)據(jù)存儲(chǔ)、邏輯控制等功能[2]。再結(jié)合單片機(jī)在數(shù)據(jù)處理、控制靈活方面的優(yōu)勢,由單片機(jī)讀取FPGA的測量數(shù)據(jù)進(jìn)行處理,并在LCD1602液晶模塊顯示結(jié)果。

系統(tǒng)設(shè)計(jì)框圖見圖1。由于待測信號(hào)的幅度會(huì)受到擾動(dòng),且有可能幅度太大會(huì)損壞器件,從而影響測量,所以系統(tǒng)中對輸入信號(hào)分兩路進(jìn)行處理。一路經(jīng)過緩沖衰減電路后通過AGC(增益自動(dòng)控制)電路控制，輸出信號(hào)幅值穩(wěn)定在2 V左右,設(shè)置連接AGC電路輸出的兩路TLV3501高速比較器閾值電壓分別為AGC電路輸出電壓的10%和90%,將比較器的輸出信號(hào)送到FPGA中測量脈沖的頻率、占空比、上升時(shí)間[3]；另外一路進(jìn)入緩沖電路,通過放大、衰減、直通3種量程切換電路將脈沖信號(hào)轉(zhuǎn)換成合適的電壓幅值送入到AD9280模數(shù)轉(zhuǎn)換芯片,由FPGA控制采集實(shí)現(xiàn)脈沖信號(hào)幅度的精確測量,最后通過單片機(jī)從FPGA讀取測量參數(shù),經(jīng)過轉(zhuǎn)換處理后在LCD1602液晶模塊顯示測得數(shù)據(jù)。

校準(zhǔn)測試需要用到矩形脈沖信號(hào),通過FPGA設(shè)計(jì)脈沖信號(hào)發(fā)生器,由IO口輸出后經(jīng)放大電路增加驅(qū)動(dòng)能力,輸出脈沖信號(hào)是能驅(qū)動(dòng)負(fù)載電阻50 Ω、幅度為5 V的脈沖信號(hào)。

圖1 脈沖信號(hào)參數(shù)測量系統(tǒng)框圖

2 硬件電路設(shè)計(jì)

2.1 緩沖衰減電路

為了滿足AGC電路輸入信號(hào)電壓和輸入阻抗50 Ω的要求,采用THS3001芯片設(shè)計(jì)輸入緩沖衰減電路。該芯片是超高速電流負(fù)反饋運(yùn)算放大器,具有轉(zhuǎn)換速率高、工作頻帶寬、供電范圍寬、輸出電流大特點(diǎn),非常適合用于緩沖器、放大器等方面設(shè)計(jì)[4]。如圖2所示,THS3001構(gòu)成輸入緩沖器,R2/R3電阻構(gòu)成分壓衰減電路,將輸入信號(hào)經(jīng)過電阻匹配后輸出幅度為原信號(hào)的五分之一。

圖2 緩沖衰減電路原理圖

2.2 AGC自動(dòng)增益控制電路

由于被測信號(hào)幅度變化范圍為0.1～10 V,不能直接輸入到FPGA進(jìn)行測量,因此需要設(shè)計(jì)AGC自動(dòng)增益控制電路,將被測信號(hào)幅度穩(wěn)定在合適范圍,然后供給后續(xù)比較器電路作為比較輸入信號(hào),經(jīng)比較器輸出后再提供給FPGA進(jìn)行脈沖信號(hào)的頻率、占空比、上升時(shí)間等參數(shù)測量。AGC電路模塊采用程控放大器AD603作為核心芯片,框圖如圖3所示。

圖3 AGC電路框圖

AGC電路原理圖如圖4所示。利用比較器和檢波電路構(gòu)成負(fù)反饋?zhàn)詣?dòng)調(diào)節(jié)系統(tǒng),通過可變增益放大器AD603自動(dòng)調(diào)節(jié)放大倍數(shù)。AD603依靠控制增益控制端電壓GPOS-GNEG控制放大倍數(shù)；AD8561構(gòu)成比較器電路,比較輸入信號(hào)是第二級(jí)AD603輸出信號(hào)(IN+)和閾值電壓(IN-),使用二極管和RC電路對比較器輸出信號(hào)進(jìn)行檢波,檢波的值(VG-)的范圍為0～3.3V,電路設(shè)置VG+為固定電壓值1.4 V,將檢波值作為AD603的VG-控制電壓,從而保證控制調(diào)節(jié)電壓((VG+)-(VG-))在AD603的控制電壓(-500 mV～500 mV)范圍內(nèi),確保AD603能正常工作。同時(shí)為了降低干擾,在后級(jí)連接高速放大器OPA690實(shí)現(xiàn)同向放大器,能起到緩沖作用,還能提高放大器的帶負(fù)載能力。

2.3 TLV3501比較器電路

比較器的作用是將AGC電路輸出穩(wěn)定信號(hào)轉(zhuǎn)換成FPGA能夠識(shí)別的脈沖信號(hào)。利用比較器閾值為AGC輸出電壓90%那路輸出信號(hào)可以測量頻率和占空比。而為了測量上升時(shí)間需要將兩路比較電路閾值電壓分別設(shè)置為AGC的輸出電壓的10%和90%,產(chǎn)生的兩路方波信號(hào)同時(shí)輸入到FPGA中,利用FPGA計(jì)數(shù)測出兩路信號(hào)相位差就可以計(jì)算出上升時(shí)間。比較器電路原理見圖5。

圖4 AGC電路原理圖

圖5 比較器電路原理圖

2.4 A/D轉(zhuǎn)換電路

測量脈沖信號(hào)幅度需要用到A/D轉(zhuǎn)換器件,該設(shè)計(jì)采用AD9280轉(zhuǎn)換芯片,AD9280是一款單通道、8位、32 MSPS模數(shù)轉(zhuǎn)換器,采用單電源供電,內(nèi)置一個(gè)片內(nèi)采樣保持放大器和基準(zhǔn)電壓源。A/D采集電路原理見圖6。

圖6 A/D采集電路原理圖

3 參數(shù)測量設(shè)計(jì)分析

系統(tǒng)參數(shù)測量設(shè)計(jì)主要包括基于FPGA設(shè)計(jì)的頻率、占空比、上升時(shí)間數(shù)據(jù)處理,以及單片機(jī)對脈沖信號(hào)幅度測量與數(shù)據(jù)顯示兩部分構(gòu)成。

3.1 頻率測量

頻率測量采用等精度測量法,啟動(dòng)測量門控信號(hào)由被測信號(hào)和預(yù)置門共同控制,測量精度與被測信號(hào)的頻率無關(guān),只與基準(zhǔn)信號(hào)的頻率和穩(wěn)定度有關(guān),因此保證在整個(gè)測量頻段內(nèi)測量精度不變[5]。在預(yù)置門時(shí)間和常規(guī)測頻閘門時(shí)間相同而被測信號(hào)頻率不同的情況下,測量頻率精度不變。等精度頻率測量設(shè)計(jì)在FPGA中實(shí)現(xiàn),其設(shè)計(jì)原理圖如圖7所示,被測信號(hào)是從比較器模塊輸出的脈沖信號(hào),DFF觸發(fā)器是實(shí)現(xiàn)測頻開始和停止動(dòng)作與被測信號(hào)上升沿同步的重要器件,從而消除了對被測信號(hào)計(jì)數(shù)所產(chǎn)生±1個(gè)字誤差。

圖7 FPGA等精度測頻設(shè)計(jì)原理圖

3.2 占空比測量

占空比=[(高電平計(jì)數(shù)×?xí)r鐘周期)/信號(hào)周期]×100%,需要對脈沖信號(hào)高電平內(nèi)對標(biāo)準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù),乘上時(shí)鐘周期就可以得出高電平持續(xù)時(shí)間[6],而信號(hào)周期可以根據(jù)已測得信號(hào)頻率的倒數(shù)計(jì)算。將FPGA芯片測量計(jì)數(shù)值傳出到單片機(jī)進(jìn)行處理,根據(jù)公式計(jì)算出被測脈沖信號(hào)的占空比,顯示在液晶顯示屏LCD1602上。

3.3 上升時(shí)間測量

圖8 上升時(shí)間測量示意圖

3.4 幅度測量

脈沖信號(hào)幅度是指上穩(wěn)定電平與下穩(wěn)定電平的差值,一般下穩(wěn)定電平為0 V,因此脈沖幅度就是要測量脈沖信號(hào)的上穩(wěn)定電平。

因?yàn)榉逯禉z波測量法對脈沖信號(hào)幅度測量誤差較大,該設(shè)計(jì)采用高速數(shù)據(jù)采樣技術(shù)進(jìn)行幅度測量[9]。方法是設(shè)置一個(gè)閾值,取大于閾值的采樣數(shù)據(jù)并存儲(chǔ)；對存儲(chǔ)的采樣數(shù)據(jù)排序,取其中間值(或去極值去平均)作為幅值。如果被測信號(hào)最小脈寬為50 ns,需要在一個(gè)周期內(nèi)取25個(gè)數(shù)據(jù),則A/D轉(zhuǎn)換器采樣速率約需500 MHz,器件選擇比較困難,因此可以適度降低采樣速率,然后在多個(gè)周期內(nèi)取數(shù)據(jù)進(jìn)行處理[10]。

采用采樣速率為50 MHz(20 ns)的A/D轉(zhuǎn)換器,則在脈寬為50 ns的被測脈沖信號(hào)上,一個(gè)周期內(nèi)至少可以取得2個(gè)幅度近似為脈沖幅度的采樣值,采集若干個(gè)數(shù)據(jù)后進(jìn)行處理計(jì)算脈沖幅度。

3.5 輸入通道的帶寬設(shè)計(jì)

被測量信號(hào)頻率可以達(dá)到2 MHz以上,占空比測量范圍是10%～90%,則輸入通道電路帶寬以2 MHz、占空比10%為設(shè)計(jì)指標(biāo),對應(yīng)的脈寬是50 ns。矩形脈沖信號(hào)的能量集中在0～2π/τ,因此0～2π/τ被認(rèn)為是信號(hào)的頻帶寬度[11],如圖9所示。脈沖信號(hào)的帶寬與脈沖寬度τ有關(guān),對應(yīng)的帶寬是fB=1/τ=20 MHz。在設(shè)計(jì)電路時(shí)，為了能真實(shí)地再現(xiàn)被測脈沖信號(hào),需要設(shè)計(jì)輸入通道的帶寬達(dá)到100 MHz以上。選擇THS3905作為輸入緩沖器,信號(hào)放大通道選擇OPA690電壓反饋型運(yùn)算放大器,模數(shù)轉(zhuǎn)換采集電壓選擇AD9280。

圖9 周期矩形脈沖信號(hào)的時(shí)域波形和頻譜

4 系統(tǒng)軟件設(shè)計(jì)

4.1 單片機(jī)軟件設(shè)計(jì)

單片機(jī)軟件設(shè)計(jì)實(shí)現(xiàn)A/D轉(zhuǎn)換、測量計(jì)算脈沖幅度,并從FPGA中讀取頻率、上升時(shí)間、占空比的測量數(shù)據(jù),經(jīng)計(jì)算處理后在LCD上顯示測得參數(shù)。軟件設(shè)計(jì)流程圖見圖10。

圖10 單片機(jī)軟件設(shè)計(jì)流程圖

4.2 FPGA內(nèi)部邏輯設(shè)計(jì)

FPGA內(nèi)部邏輯設(shè)計(jì)框圖如圖11所示,兩路TLV3501比較器的輸出信號(hào)送到FPGA中,用比較器1輸出信號(hào)測量頻率,用比較器2輸出信號(hào)測量占空比,上升時(shí)間需要將兩路信號(hào)進(jìn)行相與整合后測量高電平脈沖時(shí)間。

圖11 FPGA內(nèi)部邏輯設(shè)計(jì)框圖

5 測試結(jié)果與分析

5.1 脈沖信號(hào)頻率測量

在輸入端輸入10 Hz～2 MHz的脈沖信號(hào),分別取0.5、5 V兩種幅度,根據(jù)測量顯示得到的頻率值與標(biāo)稱值計(jì)算誤差。測試結(jié)果見表1。

表1 頻率測量結(jié)果

5.2 脈沖信號(hào)占空比測量

在輸入端輸入1 V的脈沖信號(hào),分別測試10 Hz、1 kHz、2 MHz頻率下對應(yīng)的占空比。測試結(jié)果見表2。

表2 占空比測量結(jié)果

5.3 脈沖信號(hào)幅度測量

在輸入端輸入占空比為50%的脈沖信號(hào),分別測試10 Hz、1 kHz、2 MHz頻率下對應(yīng)的信號(hào)幅值。測試結(jié)果如表3所示。

表3 幅度測量結(jié)果

5.4 脈沖信號(hào)上升時(shí)間測量

在輸入端輸入頻率為1 000 Hz的脈沖信號(hào),調(diào)節(jié)不同上升沿時(shí)間。測試結(jié)果見表4。

表4 上升時(shí)間測量結(jié)果

根據(jù)測試結(jié)果可知,脈沖參數(shù)測量系統(tǒng)所測頻率、幅度、占空比、上升時(shí)間,具有較高的測量精度,其中頻率和占空比測量相對誤差在1%以內(nèi),幅度和上升時(shí)間測量相對誤差5%以內(nèi),達(dá)到預(yù)期設(shè)計(jì)指標(biāo)。

測量誤差來源主要有標(biāo)準(zhǔn)頻率誤差、量化誤差、比較器閾值設(shè)置誤差。±1量化誤差對占空比測量誤差的影響隨著被測信號(hào)的頻率的增大而增加,頻率越低影響越小[12]。在兩路比較器閾值是根據(jù)AGC電路輸出幅度的10%和90%設(shè)定,由于AGC電路輸出幅度在測量頻帶范圍內(nèi)存在誤差,以及兩個(gè)比較器傳輸延遲時(shí)間的不一致也會(huì)引入誤差,因此造成上升時(shí)間的測量誤差相對偏大[13]。幅度測量可采用多次采樣測量和提高電路設(shè)計(jì)信噪比的方法,從而減小測量誤差。

6 結(jié)論

本文設(shè)計(jì)的脈沖信號(hào)參數(shù)測量系統(tǒng),采用 單片機(jī)與FPGA相結(jié)合的方式實(shí)現(xiàn),充分發(fā)揮各自控制特點(diǎn)。通過FPGA并行處理特性實(shí)現(xiàn)脈沖信號(hào)幅度、頻率、占空比和上升時(shí)間的測量,所有測量數(shù)據(jù)再經(jīng)過單片機(jī)讀取后送到LCD顯示。同時(shí)為了滿足測試和系統(tǒng)校準(zhǔn)的需要,設(shè)計(jì)制作了參數(shù)可調(diào)的脈沖信號(hào)發(fā)生器。系統(tǒng)經(jīng)過完整的參數(shù)測試達(dá)到預(yù)期設(shè)計(jì)指標(biāo),證明該設(shè)計(jì)方案具有可行性,后續(xù)可以進(jìn)一步改善電路設(shè)計(jì)的信噪比,提高參數(shù)測量的一致性和穩(wěn)定性。設(shè)計(jì)中采用了模塊化設(shè)計(jì)方法,提高了設(shè)計(jì)效率,具有較高的實(shí)用性,性價(jià)比高，功能拓展靈活。