基于STM32的簡易邏輯分析儀的設計

陳杰 沙玉龍

【摘 要】邏輯分析儀能夠對多路的數(shù)字信號進行邏輯波形顯示，比較邏輯關系，便于監(jiān)控數(shù)字系統(tǒng)的運行情況，分析數(shù)字系統(tǒng)的故障等。本文以STM32F103ZET6芯片為核心，構建邏輯分析采集系統(tǒng)，將輸入的8路數(shù)字信號轉換為兩路模擬信號，利用常見的示波器作為顯示單元，完成簡易邏輯分析儀的設計。本設計適用于1MHz級以內的各種邏輯電平的數(shù)字信號顯示、分析和存儲，結構簡單，性能穩(wěn)定。

【關鍵詞】邏輯分析儀;stm32;示波器

中圖分類號： TP273;TU855 文獻標識碼： A 文章編號： 2095-2457（2019）07-0023-002

DOI：10.19694/j.cnki.issn2095-2457.2019.07.009

【Abstract】Logic analyzer can display multi-channel digital signals at the same time， compare logical relations， monitor the operation of the digital system and analyze the fault logic relationship of the digital system. This system takes STM32F103ZET6 chip as the core， constructs a logic analysis acquisition system， converts 8 digital signals into two analog signals， and uses common oscilloscopes as display units to complete the design of a simple logic analyzer. This design is suitable for digital signal display， analysis and storage of all kinds of logic levels within 1MHz. It has simple structure and stable performance.

【Key words】Logic analyzer; STM32; Oscilloscope

0 引言

在現(xiàn)代的電路設計中，數(shù)字信號和模擬信號都是常見的信號，相對于用于檢測模電信號的示波器，用于檢測數(shù)字信號的邏輯分析儀卻不常見。隨著嵌入式芯片等數(shù)字技術的發(fā)展，邏輯分析儀作為一種數(shù)字信號測量儀器作用越來越大。本設計以STM為核心構建8路數(shù)字信號采集單元，信號通過Y通道和X通道輸入到常用示波器，以示波器為顯示單元顯示8路數(shù)字信號的邏輯波形，構成簡易邏輯分析儀。

1 系統(tǒng)的總體設計

系統(tǒng)結構如圖1所示，由8路數(shù)字信號輸入線、1路時鐘信號輸入線、STM32F103ZET6最小系統(tǒng)、光標產生電路按鍵、功能顯示屏及用于8路數(shù)字邏輯信號波形顯示的示波器組成。

2 核心電路的設計

2.1 設計原理

本次設計中示波器用于波形的數(shù)字邏輯波形的顯示，在設計中采用X-Y工作方式。示波器屏幕的顯示由輸入進來的Y通道信號與X通道信號決定，原理如圖2所示。為了在示波器上顯示八路信號，Y軸應輸入八個不同電平信號，每一個固定電平信號對應一個鋸齒波，為了在示波器上顯示一個可移動的光標，X軸需要外加一個固定電平信號，Y軸輸入需要外加一個從低到高迅速變化地電平信號，如圖3所示。

設一個脈沖寬度為t，為保證顯現(xiàn)信號清晰可見，根據(jù)人眼的視覺效應，一個脈沖電平狀態(tài)以8個點顯示，每個點的輸出時間T=t/8，一個Di一般顯示8個狀態(tài)，即一條水平線上分布64個點;鋸齒波T1=8*t，X輸出的波形Tx=9*T1=72*t;Y軸上信號一個階梯為包含8個脈沖信號，一個階梯的時間為T2=8*t，y輸出的波形Ty=9*T1=72*t。

在信號幅度上，STM采用3.3V供電，其引腳輸出電壓范圍為0～3.3V，在垂直Y方向上，需要同時顯示8路數(shù)字信號，則平均分為16個等級，如表 1所示。

2.2 STM32最小模塊

該模塊是本次設計的核心，需要將采集的8路數(shù)字信號轉為Y通道和X通道到的兩路模擬信號給示波器。采用STM32F103ZET6作為核心，其工作頻率最高可達72M，內置高128K字節(jié)的FLASH和20K字節(jié)的SRAM，同時具備豐富的增強I/O端口和外設，可以對1MHz以內的數(shù)字信號進行采集以及進行簡單的存儲。

常見的8路數(shù)字信號往往是非3.3V的，需要經過預處理單位，轉換為0～3.3V電平信號輸入到STM32的引腳。為了實現(xiàn)對8路邏輯電路的同步采樣，STM32F103ZET6采用序列通道單次采樣的方式，采樣由輸入時鐘信號進行同步。

為了把8路信號區(qū)分開，先要對各路信號進行量化，把各路信號分配在不同的Y軸段上。為了示波器同時顯示八路邏輯信號，用N個點表示一個比特位0或1，如果對8路信號循環(huán)N次點，就可以同時顯示8路信號的一個比特位?；谶@個原理，對八路信號進行量化合成。然后通過DA轉換變成模擬量，作為Y通道的模擬信號輸出。

針對示波器采用的X-Y工作方式，還需根據(jù)輸入的時鐘信號，通過軟件編程的方式，提供X軸所需的同步鋸齒波掃描信號。

2.3 光標產生電路

光標如圖5輸出波形的垂直線，類似與普通示波器的光標，起到提示作用。當用戶需要讀取某一時刻輸入的8路信號時，可以通過滑動變阻器左右調節(jié)光標的位置，在控制顯示屏上可顯示光標對應的處的8路邏輯信號值。光標產生電路如圖4所示：

3 結論

本次設計結果如圖5所示，通過本次設計系統(tǒng)，可以在通用示波器顯示8路邏輯信號，可方便用于數(shù)字信號的測量，結構較為簡單，具有一定的推廣價值。

【參考文獻】

[1]倪德克.基于FBGA的邏輯分析儀SOPC設計[J].實驗室研究與探索，2012，31（1），42-45.

[2]王俊波.虛擬邏輯分析儀的設計與實現(xiàn)[D].武漢：武漢理工大學，2012.

[3]楊洋，邱彬，顧衛(wèi)紅.邏輯分析儀觸發(fā)設計及應用的研究[J].現(xiàn)代科學儀器，2011，10（5），83-85.

[4]田芳寧.邏輯分析儀自動測試系統(tǒng)設計與實現(xiàn)[J].電子測量技術，2014，37（3），86-88.

[5]婁志成，張禮勇，林海軍.基于虛擬儀器技術的邏輯分析儀的研制[J].哈爾濱理工大學學報，2010，15（4）：10-18.

[6]許美蓉，胡仁杰，李娟.虛擬邏輯分析儀控制電路的設計與實現(xiàn)[J].電氣應用，2015（12），56-58.

[7]程度，耿春萍，張治.邏輯分析儀在數(shù)字電路測試中的觸發(fā)選擇[J].現(xiàn)代電子技術，2007，30（13），160-162.