彈丸全彈道飛行時(shí)間測(cè)量方法研究?

鄭倩瑛 段 超 曾祥偉 開(kāi)百勝

（1.西安工業(yè)大學(xué)光電工程學(xué)院 西安 710021）（2.黑龍江北方工具有限責(zé)任公司 牡丹江 157013）

1 引言

彈丸自離開(kāi)炮口開(kāi)始，直到抵達(dá)落點(diǎn)時(shí)刻結(jié)束的時(shí)間間隔即為全彈道飛行時(shí)間［1～2］。準(zhǔn)確測(cè)量彈丸全彈道飛行時(shí)間，可提高彈藥研制工作效率、縮短研制周期、節(jié)約研制成本，對(duì)于彈丸設(shè)計(jì)，空氣動(dòng)力學(xué)性能研究以及引信設(shè)計(jì)等都具有重大意義［3～5］。國(guó)內(nèi)靶場(chǎng)常用的測(cè)時(shí)方法為區(qū)截測(cè)時(shí)法，即將探測(cè)裝置按一定距離擺放在預(yù)定彈道線上，當(dāng)飛行彈丸依次穿過(guò)探測(cè)區(qū)域時(shí)，測(cè)時(shí)儀記錄彈丸依次穿過(guò)探測(cè)區(qū)域所產(chǎn)生的兩個(gè)脈沖信號(hào)，并計(jì)算出其時(shí)間間隔，實(shí)現(xiàn)彈丸飛行參數(shù)測(cè)量［6～7］。目前靶場(chǎng)測(cè)測(cè)試區(qū)截裝置有天幕靶和光幕靶［8～10］，但因彈丸全彈道距離過(guò)長(zhǎng)，常規(guī)測(cè)量方式存在布線繁瑣、耗時(shí)耗力，無(wú)法在短時(shí)間內(nèi)對(duì)電纜故障進(jìn)行準(zhǔn)確定位，因此常規(guī)的測(cè)量方式已不滿(mǎn)足彈丸全彈道飛行時(shí)間的測(cè)量。為了解決這一問(wèn)題，本文提出一種彈丸全彈道飛行時(shí)間測(cè)量方法，采用單片機(jī)配合FPGA設(shè)計(jì)了長(zhǎng)時(shí)間測(cè)時(shí)電路［11～12］，用于測(cè)量異地兩點(diǎn)信號(hào)的時(shí)間差。

2 遠(yuǎn)距離兩點(diǎn)同步測(cè)時(shí)方法

針對(duì)距離較遠(yuǎn)的兩個(gè)測(cè)試點(diǎn)，設(shè)計(jì)了兩塊相同的測(cè)時(shí)板（1#測(cè)時(shí)板和2#測(cè)時(shí)板）。如圖1所示，在飛行時(shí)間測(cè)時(shí)試驗(yàn)開(kāi)始前，利用信號(hào)發(fā)生器產(chǎn)生的標(biāo)準(zhǔn)方波信號(hào)同步啟動(dòng)1#測(cè)時(shí)板和2#測(cè)時(shí)板。經(jīng)啟動(dòng)后的測(cè)試板被放置在炮口處和落點(diǎn)處，將1#測(cè)時(shí)板的停止通道接至炮口火焰探測(cè)器信號(hào)輸出接口，將2#測(cè)時(shí)板的停止通道接至落點(diǎn)位置處的天幕靶信號(hào)輸出接口。當(dāng)彈丸離開(kāi)炮口的瞬時(shí)，火焰探測(cè)器探測(cè)到炮口火光，輸出相應(yīng)的脈沖信號(hào)使1#測(cè)時(shí)板停止計(jì)時(shí)；當(dāng)彈丸飛行到落區(qū)時(shí)，天幕靶輸出彈丸過(guò)幕信號(hào)使2#測(cè)時(shí)板停止計(jì)時(shí)。求取2#測(cè)時(shí)板測(cè)量的時(shí)間與1#測(cè)時(shí)板測(cè)量時(shí)間的差值，即為彈丸全彈道飛行時(shí)間。為了避免在布置測(cè)時(shí)板的過(guò)程中產(chǎn)生誤觸發(fā)現(xiàn)象，因此在信號(hào)輸入部分添加了相應(yīng)的人工允許按鍵，提高可靠性。

圖1遠(yuǎn)距離兩點(diǎn)同步測(cè)時(shí)方法框圖

3 長(zhǎng)范圍測(cè)時(shí)電路設(shè)計(jì)

針對(duì)彈丸全彈道飛行時(shí)間測(cè)量，在原有測(cè)時(shí)儀的基礎(chǔ)對(duì)電路進(jìn)行了改進(jìn)。因1#測(cè)時(shí)板與2#測(cè)時(shí)的參數(shù)等完全相同，下文僅以1#測(cè)時(shí)板為例進(jìn)行說(shuō)明。測(cè)時(shí)板組成結(jié)構(gòu)如圖2，其主要由信號(hào)輸入、邏輯電路、結(jié)果顯示三部分組成。

圖2 測(cè)時(shí)板組成框圖

3.1 控制單元程序流程

單片機(jī)控制整個(gè)電路的工作過(guò)程，給外部設(shè)備分配地址，測(cè)時(shí)結(jié)束后在地址總線的控制下讀取FPGA的測(cè)時(shí)數(shù)據(jù)并發(fā)送給顯示板進(jìn)行顯示，測(cè)時(shí)儀以單片機(jī)作為主控制單元。如圖3所示，測(cè)時(shí)子程序采用循環(huán)掃描的方式，當(dāng)處于工作狀態(tài)時(shí)，首先判斷其有沒(méi)有起始信號(hào)，如果起始信號(hào)到來(lái)，給顯示板發(fā)送全1數(shù)據(jù)；然后判斷有沒(méi)有停止信號(hào)到來(lái)，如果有停止信號(hào)，單片機(jī)通過(guò)總線讀取計(jì)數(shù)器數(shù)據(jù)，處理完之后通過(guò)串口總線發(fā)給顯示板顯示。

圖3 測(cè)時(shí)流程圖

測(cè)時(shí)程序中，時(shí)間數(shù)據(jù)T轉(zhuǎn)換公式如下：

式中：DHH、DH、DM、DL分別為計(jì)數(shù)器高、中高、中低、低32位數(shù)據(jù)的十進(jìn)制轉(zhuǎn)換；fsoc為FPGA的計(jì)數(shù)時(shí)鐘晶振頻率。

3.2 信號(hào)輸入電路設(shè)計(jì)

接收前端傳感器輸出的炮口觸發(fā)信號(hào)，經(jīng)地線隔離后，傳輸給單片機(jī)控制電路，可有效濾除地線干擾。光耦隔離電路由輸入部分、光電耦合部分和輸出部分構(gòu)成。光耦合電路采用高速光耦合器6N137，響應(yīng)時(shí)間快，可有效隔離地線干擾。

3.3 邏輯電路設(shè)計(jì)

邏輯電路部分將輸入信號(hào)傳輸給FPGA芯片，主要包括譯碼邏輯電路、輸入邏輯綜合電路、32位計(jì)數(shù)器電路以及數(shù)據(jù)緩沖邏輯電路（U10）等。輸入信號(hào)邏輯綜合電路、計(jì)數(shù)邏輯電路和數(shù)據(jù)緩沖邏輯電路主要測(cè)量?jī)蓚€(gè)脈沖信號(hào)時(shí)間間隔。輸入邏輯綜合電路在地址總線的控制下完成各個(gè)輸入信號(hào)的時(shí)序處理，包括計(jì)時(shí)開(kāi)始、停止和清零等命令；計(jì)數(shù)邏輯電路在起始信號(hào)到來(lái)時(shí)開(kāi)始計(jì)數(shù)，當(dāng)停止信號(hào)到來(lái)時(shí)停止計(jì)數(shù)，并將輸出數(shù)據(jù)鎖存到數(shù)據(jù)緩沖邏輯電路中，采用分時(shí)傳輸方式傳輸給單片機(jī)的數(shù)據(jù)總線。為了滿(mǎn)足測(cè)時(shí)板測(cè)量精度的同時(shí)增大測(cè)量范圍，邏輯計(jì)數(shù)電路采用32位宏功能計(jì)數(shù)器，采用恒溫1MHz晶振作為計(jì)數(shù)基準(zhǔn)，最長(zhǎng)測(cè)量時(shí)間范圍為71min。如圖4所示，U7為32位宏功能計(jì)數(shù)器，其輸入信號(hào)Start接到一個(gè)D觸發(fā)器的CLK端，該觸發(fā)器的Q端接計(jì)數(shù)器的使能端。當(dāng)Start信號(hào)上升沿來(lái)，計(jì)數(shù)機(jī)就開(kāi)始計(jì)數(shù)。Stop信號(hào)通過(guò)一個(gè)反門(mén)接入D觸發(fā)器的清零端，當(dāng)Stop為高電平時(shí)，計(jì)數(shù)器就會(huì)停止計(jì)數(shù)。

測(cè)時(shí)儀進(jìn)入測(cè)時(shí)準(zhǔn)備狀態(tài)時(shí)，通過(guò)wr［0］控制D觸發(fā)器（U4）的Q端為高電平，開(kāi)啟與門(mén)（U6），可防止干擾信號(hào)提前觸發(fā)計(jì)數(shù)器。P1為起始信號(hào)，連接到D觸發(fā)器（U1）的D端，在Clk-in（時(shí)鐘信號(hào)）的作用下進(jìn)行時(shí)鐘同步，防止競(jìng)爭(zhēng)冒險(xiǎn)。啟動(dòng)信號(hào)（P1）經(jīng)過(guò)U1、U3和U6后，由低電平翻轉(zhuǎn)到高電平，上升沿對(duì)應(yīng)了P1信號(hào)的上升沿，控制計(jì)數(shù)器U7開(kāi)始計(jì)數(shù)。U2，U5與U8的工作過(guò)程與前述邏輯基本一致，停止信號(hào)（P2）來(lái)時(shí)，計(jì)數(shù)器停止計(jì)數(shù)。

為了防止信號(hào)的串?dāng)_，以及噪聲信號(hào)干擾，設(shè)計(jì)了500μs封門(mén)邏輯電路。同時(shí)為了讓單片機(jī)掌控計(jì)數(shù)器工作狀態(tài)，輸入的起始信號(hào)和停止信號(hào)分別經(jīng)D觸發(fā)器輸出給74244，單片機(jī)可通過(guò)讀取74244就可得知計(jì)數(shù)器是處于等待、計(jì)數(shù)還是計(jì)數(shù)結(jié)束狀態(tài)，從而判斷是否可讀取計(jì)數(shù)器中的數(shù)據(jù)。

3.4 結(jié)果顯示電路設(shè)計(jì)

如圖5所示，設(shè)計(jì)的顯示板使用兩組4位共陰數(shù)碼管在單片機(jī)的控制下進(jìn)行動(dòng)態(tài)刷新顯示。該顯示板除單片機(jī)外只需一片CD4511用于譯碼驅(qū)動(dòng)和一片74LS138用于片選。U1為CD4511，U2為74LS138，其中U1的四個(gè)數(shù)據(jù)輸入端連接至單片機(jī)的P10～P13管腳，輸出管腳連接至兩組四位共陰數(shù)碼管的段選信號(hào)；U2的輸入管腳連接至單片機(jī)的P14～P16管腳，實(shí)現(xiàn)數(shù)碼管的片選功能；單片機(jī)的P17通過(guò)三極管來(lái)控制數(shù)碼管小數(shù)點(diǎn)的亮與滅。顯示模塊單片機(jī)接收到經(jīng)FPGA處理后的測(cè)時(shí)數(shù)據(jù)，再將其轉(zhuǎn)化成可直接用于顯示的數(shù)據(jù)。

圖4 測(cè)時(shí)邏輯邏輯電路

圖5 顯示電路

4 試驗(yàn)結(jié)果與數(shù)據(jù)分析

采用信號(hào)源模擬的方式對(duì)本文所提出的全彈道測(cè)時(shí)方法進(jìn)行測(cè)試。人工啟動(dòng)1#測(cè)試板和2#測(cè)時(shí)板信號(hào)的輸入允許按鍵，由信號(hào)源產(chǎn)生的一路信號(hào)作為兩測(cè)時(shí)板同步起始信號(hào)，測(cè)時(shí)板開(kāi)始計(jì)時(shí)。在不同時(shí)間間隔后，由信號(hào)發(fā)生器產(chǎn)生具有一定時(shí)間間隔t0的兩路信號(hào)，分別作為兩測(cè)時(shí)板的停止信號(hào)。2#測(cè)時(shí)板的計(jì)時(shí)結(jié)果T2減去1#測(cè)時(shí)板的計(jì)時(shí)結(jié)果T1為測(cè)得的時(shí)間間隔t。對(duì)t與t0值進(jìn)行分析，限于信號(hào)源的輸出信號(hào)間隔范圍有限，t0最大為10s。

表1 測(cè)時(shí)實(shí)驗(yàn)結(jié)果

對(duì)表1中的測(cè)試數(shù)據(jù)進(jìn)行分析，最大測(cè)時(shí)誤差平均值為0.1ms，滿(mǎn)足所設(shè)計(jì)的測(cè)時(shí)板計(jì)時(shí)間寬度和精度要求。若測(cè)時(shí)時(shí)間增加后，由于兩塊測(cè)時(shí)板的計(jì)數(shù)時(shí)鐘存在漂移，測(cè)時(shí)誤差會(huì)增大。

5 結(jié)語(yǔ)

本文提出一種彈丸全彈道飛行時(shí)間測(cè)量方法，采用單片機(jī)配合FPGA設(shè)計(jì)了長(zhǎng)時(shí)間測(cè)時(shí)電路，簡(jiǎn)化了電路設(shè)計(jì)難度、提高了測(cè)量范圍。該測(cè)試系統(tǒng)組成簡(jiǎn)單，便于維護(hù)且降低了測(cè)試成本。為了滿(mǎn)足系統(tǒng)的高精度測(cè)時(shí)需求，可選用更高精度的晶振；若需要增加測(cè)時(shí)范圍，可將計(jì)數(shù)器由32位擴(kuò)展至40位。