一種可容軟錯(cuò)誤的穩(wěn)定性檢測(cè)器

汪海

摘要：隨著現(xiàn)代技術(shù)的大力發(fā)展，集成電路的可靠性日益嚴(yán)重。負(fù)偏置溫度不穩(wěn)定性引起的電路老化，高能粒子轟擊組合邏輯電路產(chǎn)生軟錯(cuò)誤，是影響可靠性的兩個(gè)重要因數(shù)?；谏鲜鰞蓚€(gè)問題，設(shè)計(jì)了一種穩(wěn)定性檢測(cè)器，該穩(wěn)定性檢測(cè)器用于老化預(yù)測(cè)傳感器中，用來檢測(cè)集成電路老化情況。并且結(jié)構(gòu)自身可以容軟錯(cuò)誤。

關(guān)鍵詞：集成電路; 負(fù)偏置溫度不穩(wěn)定性; 老化預(yù)測(cè); 軟錯(cuò)誤

中圖分類號(hào)：TN407? ? ? ?文獻(xiàn)標(biāo)識(shí)碼：A? ? ? 文章編號(hào)：1009-3044（2019）02-0266-02

A Stability Checker With Soft Error Tolerance

WANG Hai

（School of Electrical and Information Engineering， Anhui University of Science and Technology， Huainan 232000， China）

Abstract： With the rapid development of modern technology， the reliability of integrated circuits is becoming more and more serious. The circuit aging caused by negative bias temperature instability and soft errors caused by high energy particle bombardment are two important factors affecting reliability. Based on the above two issues， a stability check is designed， the stability check used in aging prediction sensors， used to detect integrated circuit aging. And the structure can resist soft errors.

Key words： Integrated circuit; Negative bias temperature instability; Aging prediction; Soft error

1 引言

老化和軟錯(cuò)誤是影響電路可靠性的兩個(gè)重要因數(shù)。研究表明產(chǎn)生老化的主要原因?yàn)樨?fù)偏置溫度不穩(wěn)定性[1-4]（NBTI：Negative Bias Temperature Instability）。由于NBTI本身的特性，我們可以通過老化預(yù)測(cè)傳感器對(duì)NBTI引起的老化進(jìn)行提前預(yù)測(cè)[5]。軟錯(cuò)誤是一種由輻射、電壓電流變化等引起的一種瞬態(tài)過程[6-7]。單粒子瞬態(tài)SET（Single Event Transition）是軟錯(cuò)誤的一種[8-10]，SET通常在組合邏輯電路產(chǎn)生，當(dāng)電路中發(fā)生了SET，那么SET就會(huì)通過組合邏輯電路，依次影響各個(gè)結(jié)構(gòu)的工作狀態(tài)，導(dǎo)致錯(cuò)誤發(fā)生。

2 穩(wěn)定性檢測(cè)器

2.1 老化預(yù)測(cè)傳感器框架結(jié)構(gòu)

老化預(yù)測(cè)傳感器框架圖如圖1所示，時(shí)鐘信號(hào)CLK通過延遲單元輸出保護(hù)帶信號(hào)GB，組合邏輯輸入信號(hào)Comb和保護(hù)帶信號(hào)GB通過穩(wěn)定檢測(cè)器，得到穩(wěn)定檢測(cè)器輸出信號(hào)OUT，判斷是否發(fā)生了老化。

本文的結(jié)構(gòu)用于傳感器的檢測(cè)階段，其用來檢測(cè)組合邏輯輸入信號(hào)，并判斷電路是否發(fā)生老化。

2.2 容軟錯(cuò)誤的穩(wěn)定性檢測(cè)器設(shè)計(jì)

本文提出了一種可容軟錯(cuò)誤的穩(wěn)定檢測(cè)器。該結(jié)構(gòu)利用了C單元對(duì)結(jié)構(gòu)進(jìn)行防護(hù)。因此下文介紹C單元結(jié)構(gòu)，C單元結(jié)構(gòu)圖如圖2所示，其工作原理為X1、X2輸入相同，那么反向輸出Y，X1、X2輸入不同，那么保持之前的輸出，輸出為高阻態(tài)。

C單元工作過程：當(dāng)X1、X2輸出為高電平1，那么P1、P2關(guān)斷，N1、N2管導(dǎo)通，Y輸出0。當(dāng)X1、X2輸出為0時(shí)，那么P1、P2導(dǎo)通，N1、N2關(guān)斷，Y輸出1。若此時(shí)X1點(diǎn)輸出由0變?yōu)?，N1導(dǎo)通，P1關(guān)斷，P2導(dǎo)通，N1關(guān)斷，Y節(jié)點(diǎn)既不接高電平，又不接地，輸出為高阻態(tài)，保持之前的輸出1。因此C單元可以用來穩(wěn)定電路。

容軟錯(cuò)誤的穩(wěn)定性檢測(cè)器如圖3所示， RESET為該結(jié)構(gòu)的復(fù)位開關(guān)，用來控制結(jié)構(gòu)的正常工作（正常工作時(shí)RESET控制P1為關(guān)斷狀態(tài)）。GB為延時(shí)單元輸出的保護(hù)帶信號(hào)，Co和CoB為組合邏輯輸入信號(hào)以及其反向信號(hào)。OUT為檢測(cè)結(jié)果，并用來控制P2、N4、N5、N6，當(dāng)組合邏輯電路未發(fā)生老化，OUT輸出為0，此時(shí)P2導(dǎo)通，N4、N5、N6 關(guān)斷，穩(wěn)定性檢測(cè)器可以持續(xù)對(duì)組合邏輯輸入進(jìn)行檢測(cè)。當(dāng)檢測(cè)到組合邏輯電路老化時(shí)，OUT輸出為1，P2關(guān)斷，此時(shí)結(jié)構(gòu)的上拉網(wǎng)絡(luò)關(guān)斷，N4、N5、N6導(dǎo)通，下拉網(wǎng)絡(luò)導(dǎo)通，OUT輸出為1，從而鎖存檢測(cè)結(jié)果。

當(dāng)檢測(cè)完成后穩(wěn)定性檢測(cè)器發(fā)生軟錯(cuò)誤，假設(shè)X點(diǎn)受到高能粒子轟擊，發(fā)生軟錯(cuò)誤，由于X，Y節(jié)點(diǎn)邏輯輸出值在未發(fā)生錯(cuò)誤時(shí)為0，當(dāng)X點(diǎn)發(fā)生軟錯(cuò)誤并由0跳變到1，此時(shí)Y點(diǎn)仍然為0，故X，Y邏輯值相反，通過C單元輸出高阻態(tài)，OUT輸出為1。由于未改變結(jié)構(gòu)OUT輸出值，此時(shí)N4、N5、N6導(dǎo)通，下拉網(wǎng)絡(luò)導(dǎo)通，糾正X點(diǎn)值，使得結(jié)構(gòu)進(jìn)入恢復(fù)為穩(wěn)定狀態(tài)。

3 結(jié)論

本文提出了一種可容軟錯(cuò)誤的穩(wěn)定性檢測(cè)器，該檢測(cè)器可以預(yù)防鎖存期間結(jié)構(gòu)因高能粒子轟擊而產(chǎn)生的鎖存錯(cuò)誤，并且通過反饋使節(jié)點(diǎn)保持強(qiáng)0狀態(tài)，提高了穩(wěn)定性檢測(cè)器的抗干擾能力。

參考文獻(xiàn)：

[1] Ding D， Zhang Y， Wang P， et al. Design a delay amplified digital aging sensor circuit in 65nm CMOS[C]// IEEE International Conference on Solid-State and Integrated Circuit Technology[J]. IEEE， 2017：1449-1451.

[2] 徐輝， 李丹青， 應(yīng)健鋒， 等. 基于關(guān)鍵路徑與改進(jìn)遺傳算法的最佳占空比求解[J]. 傳感器與微系統(tǒng)， 2017， 36（10）：124-128.

[3] Khan S， Hamdioui S. Modeling and mitigating NBTI in nanoscale circuits[C]// On-Line Testing Symposium. IEEE， 2011：1-6.

[4] 徐輝， 何洋， 李丹青， 等. 考慮路徑相關(guān)性的TG-based緩解電路老化[J]. 電子測(cè)量與儀器學(xué)報(bào)， 2018（4）.

[5] Agarwal M， Paul B C， Zhang M， et al. Circuit Failure Prediction and Its Application to Transistor Aging[C]// IEEE Vlsi Test Symmposium. IEEE Computer Society， 2007.

[6] Mehrara M ， Attariyan M ， Shyam S ， et al. Low-cost protection for SER upsets and silicon defects[C]// Design， Automation & Test in Europe Conference & Exhibition. IEEE， 2007.

[7] Xu H ， Zhu J ， Lu X ， et al. An advanced SEU tolerant latch based on error detection[J]. Journal of Semiconductors， 2018（5）.

[8] Ahlbin J R . Characterization of the mechanisms affecting single-event transients in sub-100 nm technologies[C]// Vanderbilt University， 2013.

[9] Baumann R . Soft Errors in Advanced Computer Systems[J]. IEEE Design & Test of Computers， 2005， 22（3）：258-266.

[10] Atkinson N M ， Ahlbin J R ， Witulski A F ， et al. Effect of Transistor Density and Charge Sharing on Single-Event Transients in 90-nm Bulk CMOS[J]. IEEE Transactions on Nuclear Science， 2011， 58（6）：2578-2584.