基于FPGA和單片機(jī)的高精度數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

崔凱 楊天虹 席貫 周嘉維

摘要：本文主要介紹了一種基于FPGA和單片機(jī)的高精度數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)。51單片機(jī)實(shí)現(xiàn)計(jì)算功能，液晶屏完成數(shù)據(jù)顯示，F(xiàn)PGA對(duì)被測(cè)信號(hào)計(jì)數(shù)并將測(cè)量結(jié)果發(fā)送給單片機(jī)。實(shí)現(xiàn)了頻率范圍為1Hz～10MHz、有效電壓范圍為50mV～1V 的正弦波信號(hào)頻率和周期的測(cè)量;以及頻率范圍在100Hz～1MHz、峰峰值電壓范圍50mV～1V 的兩路同頻周期方波信號(hào)的時(shí)間間隔測(cè)量，時(shí)間間隔測(cè)量范圍為0.1μs～10ms。

關(guān)鍵詞：FPGA;51單片機(jī);頻率測(cè)量;時(shí)間間隔測(cè)量

中圖分類號(hào)：TN828.6 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2019）11-0162-02

0 引言

隨著電子技術(shù)的發(fā)展，快速準(zhǔn)確地獲得各種電子信號(hào)的頻率顯得尤為重要。傳統(tǒng)以單片機(jī)為核心的數(shù)字頻率計(jì)，在測(cè)量精度、測(cè)量范圍、功能以及操作上均有較大改善空間。基于FPGA的數(shù)字頻率計(jì)很大程度上解決了測(cè)量范圍、穩(wěn)定度與精度的問題。目前數(shù)字頻率計(jì)的設(shè)計(jì)可以直接面向用戶需求進(jìn)行設(shè)計(jì)，設(shè)計(jì)過程除了系統(tǒng)行為和功能描述以外，其余所有的設(shè)計(jì)過程幾乎都可以用計(jì)算機(jī)來自動(dòng)完成，也就是說做到電子設(shè)計(jì)自動(dòng)化。

1 高精度數(shù)字頻率計(jì)的基本工作原理

數(shù)字頻率計(jì)的主要功能是測(cè)量周期信號(hào)的頻率，頻率為在每個(gè)單位時(shí)間內(nèi)信號(hào)周期變化的次數(shù)。在選定的時(shí)間內(nèi)對(duì)信號(hào)的波形進(jìn)行計(jì)數(shù)，便能得到該被測(cè)信號(hào)的頻率。為確保設(shè)計(jì)的精度與準(zhǔn)確性，首要的就是獲取準(zhǔn)確的計(jì)數(shù)時(shí)間，在此基礎(chǔ)上將被測(cè)信號(hào)轉(zhuǎn)換成波形與幅度都能被電路識(shí)別的脈沖信號(hào)，然后通過計(jì)數(shù)器獲得單位時(shí)間內(nèi)的脈沖個(gè)數(shù)，將其結(jié)果通過換算顯示出來。

2 高精度數(shù)字頻率計(jì)的硬件設(shè)計(jì)

系統(tǒng)主要由放大整形電路、FPGA和C8051F020單片機(jī)組成。其中，波形放大整形電路的功能是將輸入信號(hào)變換成標(biāo)準(zhǔn)矩形波信號(hào)，達(dá)到FPGA可測(cè)量的目的;FPGA主要完成頻率和脈寬的測(cè)量，既能對(duì)輸入信號(hào)以及標(biāo)準(zhǔn)信號(hào)的數(shù)目進(jìn)行計(jì)數(shù)，又對(duì)輸入信號(hào)的高電平時(shí)間進(jìn)行計(jì)數(shù)完成脈寬測(cè)量。當(dāng)單片機(jī)的讀取信號(hào)到來時(shí)，F(xiàn)PGA將測(cè)量值通過SPI串口傳輸給單片機(jī);C8051F020單片機(jī)主要完成數(shù)據(jù)處理，將FPGA測(cè)量的數(shù)據(jù)讀回并進(jìn)行相應(yīng)的計(jì)算，最終將測(cè)量結(jié)果顯示在TFT液晶屏上，系統(tǒng)整體框圖如圖1所示。

3 高精度數(shù)字頻率計(jì)的軟件設(shè)計(jì)

FPGA主要完成的工作是：采用直接測(cè)周法和等精度測(cè)頻法結(jié)合測(cè)量信號(hào)頻率，對(duì)輸入信號(hào)個(gè)數(shù)和標(biāo)準(zhǔn)信號(hào)個(gè)數(shù)進(jìn)行計(jì)數(shù);采用游標(biāo)法對(duì)輸入的兩路同頻周期信號(hào)進(jìn)行測(cè)量，并將測(cè)量得到的數(shù)據(jù)通過SPI通信發(fā)送給C8051F020單片機(jī)進(jìn)行處理。系統(tǒng)整體結(jié)構(gòu)框圖如圖2所示。

4 測(cè)試結(jié)果

4.1 頻率和周期測(cè)試結(jié)果

電壓50mV～1V范圍內(nèi)依次測(cè)量頻率在1Hz～10MHz的正弦信號(hào)，測(cè)量結(jié)果如表1所示。

4.2 時(shí)間間隔測(cè)試結(jié)果

電壓50mV～1V范圍內(nèi)以0°～360°的相位差依次測(cè)量頻率在100Hz到1MHz的方波信號(hào)，測(cè)量結(jié)果如表2所示。

5 結(jié)語

本系統(tǒng)測(cè)量有效值電壓為50mV～1V、頻率為1Hz～10MHz 的正弦波信號(hào)的頻率和周期;測(cè)量峰峰值電壓為50mV～1V、頻率為100Hz～1MHz的兩路同頻周期方波的時(shí)間間隔，被測(cè)時(shí)間間隔為0.1μs～10ms;測(cè)量數(shù)據(jù)刷新時(shí)間不大于2s，測(cè)量結(jié)果穩(wěn)定，準(zhǔn)確度高，并能自動(dòng)顯示單位。

參考文獻(xiàn)

[1] 王鵬，連帥彬，孫秋菊，等.低復(fù)雜度多功能自適應(yīng)數(shù)字頻率計(jì)設(shè)計(jì)[J].信陽師范學(xué)院學(xué)報(bào)：自然科學(xué)版，2016，29（4）：599-603.

[2] 姜志健，莊建軍，陳旭東，等.基于FPGA的高精度頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)[J].電子測(cè)量技術(shù)，2017，40（5）：41-46.

[3] 余果，郭心偉，劉小浩，等.基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2016，24（18）：57-59.

[4] 齊宣，李一民，邵玉斌，等.基于STC51單片機(jī)的高精度頻率計(jì)設(shè)計(jì)[J].軟件，2017，38（12）：220-222.

[5] 陳靖，徐清.基于可編程邏輯陣列的高精度頻率計(jì)設(shè)計(jì)[J].技術(shù)研究，2016，9（11）：30-33.