一種高速互連通道的信號(hào)完整性仿真研究

滕 麗

（中國(guó)電子科技集團(tuán)公司第二十四研究所，重慶 400060）

1 引言

隨著高速電子系統(tǒng)工作頻率的不斷提高和信號(hào)邊沿翻轉(zhuǎn)速度的加快，高速數(shù)字PCB的互連設(shè)計(jì)對(duì)整個(gè)系統(tǒng)電氣性能的影響也越來(lái)越大。對(duì)于低速電路，PCB板的互連線可以看作是簡(jiǎn)單的金屬導(dǎo)線，僅僅起著電氣連通的作用。但是，在高速電路中，互連線就不能僅僅當(dāng)作金屬導(dǎo)線，而需要作為傳輸線來(lái)處理，由于封裝、微帶線、過(guò)孔、連接器等的寄生效應(yīng)影響以及損耗，導(dǎo)致接收信號(hào)波形不完整和系統(tǒng)時(shí)序上的錯(cuò)誤。因此，高速系統(tǒng)設(shè)計(jì)尤其是PCB進(jìn)行板級(jí)和系統(tǒng)級(jí)設(shè)計(jì)時(shí)，必須考慮互連效應(yīng)所引起的信號(hào)完整性問(wèn)題[1]。

2 信號(hào)完整性的定義

信號(hào)完整性是指?jìng)鬏斚到y(tǒng)在信號(hào)傳輸過(guò)程中保持信號(hào)時(shí)域和頻域特性的能力。它表明信號(hào)通過(guò)信號(hào)線傳輸后仍能保持其正確的功能特性，即信號(hào)在電路中能以正確的時(shí)序、幅度及相位等做出響應(yīng)。如果電路中信號(hào)能夠以要求的時(shí)序和電壓幅度到達(dá)接收端，就表明該電路具有較好的信號(hào)完整性。反之，信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題[2]。

根據(jù)信號(hào)完整性的定義，我們要關(guān)注兩個(gè)方面的問(wèn)題：信號(hào)質(zhì)量和信號(hào)時(shí)序。保證可靠的高速數(shù)據(jù)傳輸是信號(hào)完整性分析的目的。信號(hào)完整性實(shí)質(zhì)上與振鈴、串?dāng)_、地彈和電源噪聲有關(guān)。因此，信號(hào)會(huì)受到電路邏輯系列、電源傳輸網(wǎng)絡(luò)以及高速數(shù)字設(shè)計(jì)等方面的影響，這些錯(cuò)誤的、實(shí)際的影響會(huì)導(dǎo)致電壓和電流波形失真以及信號(hào)抖動(dòng)，從而導(dǎo)致開(kāi)關(guān)誤動(dòng)作和邏輯錯(cuò)誤[3]。

2.1 信號(hào)質(zhì)量

信號(hào)質(zhì)量就是分析接收端得到的電壓波形，確保接收端正確采樣，如圖1所示指出了信號(hào)完整性分析的主要問(wèn)題[2]。

（1）V＞Vmax或 V＜Vmin：電壓超過(guò)允許極限值，可能造成器件物理?yè)p壞；

（2）V＞Vhmax：過(guò)沖；

（3）Vhmax＞V＞Vinh：邏輯“l(fā)”；

（4）Vinh＞V＞Vinl：邏輯狀態(tài)不確定；

（5）Vinl＞V＞Vlmin：邏輯“0”；

（6）V＜Vlmin：下沖。

此外，信號(hào)出現(xiàn)振鈴、非單調(diào)、抖動(dòng)也會(huì)影響到接收端的邏輯判決，同時(shí)還會(huì)影響時(shí)序。

圖1 信號(hào)完整性示意圖

2.2 信號(hào)時(shí)序

時(shí)序完整性：以同步時(shí)鐘信號(hào)為基準(zhǔn)的時(shí)序計(jì)算到達(dá)設(shè)計(jì)要求，有足夠的建立時(shí)間裕量、保持時(shí)間裕量、低的時(shí)鐘抖動(dòng)等以保證數(shù)據(jù)采集正確。其中涉及傳輸時(shí)間、飛行時(shí)間、建立時(shí)間、保持時(shí)間、時(shí)鐘抖動(dòng)、時(shí)鐘偏移等參數(shù)。

3 高速互連通道建模及眼圖分析

本文以數(shù)字激勵(lì)源與D/A轉(zhuǎn)換器評(píng)估板高速互連通道為例，如圖2所示，該通道包括驅(qū)動(dòng)端buffer連接器、差分微帶線、過(guò)孔、接收buffer，提取微帶線、連接器以及過(guò)孔模型，并與電路的驅(qū)動(dòng)、接收端的IBIS模型相結(jié)合，在時(shí)域中仿真，生成數(shù)據(jù)眼圖，并通過(guò)數(shù)據(jù)眼圖來(lái)評(píng)估經(jīng)過(guò)傳輸通道的信號(hào)質(zhì)量。

圖2 高速互連通道示意圖

3.1 微帶線建模

面對(duì)日益升高的數(shù)字電路頻率和復(fù)雜的寄生效應(yīng)，無(wú)導(dǎo)體損耗和介質(zhì)損耗的理想傳輸線是不存在的，圖3所示為傳輸線的微分段等效電路模型。其中，串聯(lián)電阻Rdz代表由于導(dǎo)線電導(dǎo)率有限而引起的損耗，并聯(lián)電導(dǎo)Gdz代表由于分隔導(dǎo)線和地平面的介質(zhì)阻抗有限而引起的損耗，串聯(lián)電感Ldz代表磁場(chǎng)，并聯(lián)電容Cdz代表導(dǎo)線和地平面之間的電場(chǎng)[3]。

圖3 傳輸線的微分段等效電路模型(RLCG模型)

本仿真采用了Ansoft的Siwave提取微帶線模型，Ansoft提供了與當(dāng)前業(yè)界主流PCB Layout工具（ 如 Allegro、Board Station、PADS、Expedition、Zuken等）之間方便快捷的接口。我們目前采用Allegro與Siwave連接。首先將PCB文件導(dǎo)入Siwave，如圖4所示。

圖4 PCB板導(dǎo)入Siwave工程圖

該P(yáng)CB文件規(guī)則檢查運(yùn)行完之后，設(shè)置需要提取模型的走線端口，同時(shí)設(shè)置其參考地阻抗50 Ω以及就近的參考地網(wǎng)絡(luò)。本例共提取了14對(duì)差分線的模型，通過(guò)設(shè)置掃描頻率（0 Hz～3 GHz），采樣點(diǎn) 200點(diǎn)，計(jì)算其S、Y、Z參數(shù)，得到如圖5、圖6所示的S11、S21參數(shù)結(jié)果，同時(shí)可以得到微帶線SNP文件，用在時(shí)域中仿真。

圖5 微帶線S11參數(shù)

由圖5、圖6可知，S11在-10 dB以下，表明能量反射回來(lái)較少，但仍未達(dá)到最理想的效果，一般要求在-20 dB以下，而S21隨著頻率的增加衰減明顯，到3 GHz時(shí)已達(dá)到-6 dB。

圖6 微帶線S21參數(shù)

3.2 過(guò)孔建模

過(guò)孔是指PCB板上鉆的小孔，用于連接PCB板的不同疊層。典型的過(guò)孔由金屬柱、焊盤(pán)和反焊盤(pán)組成。由于通孔的不連續(xù)性結(jié)構(gòu)，當(dāng)其在低頻情況下我們完全可以將其看作一條普通的導(dǎo)線，但在高頻的情況下通孔則會(huì)產(chǎn)生寄生電容和電感，通孔寄生電容估算如下[4]：

其中C是通孔的電容，單位為pF。D2是反焊盤(pán)直徑（in），D1是焊盤(pán)直徑 (in)，T是印刷電路板的厚度(in)，εr是電路板的介電常數(shù)。

此外，過(guò)孔還存在寄生電感，其計(jì)算如下[4]：

其中L是通孔的電感，單位nH；h為通孔的長(zhǎng)度(in)；d為通孔直徑(in)；根據(jù)以上公式可以看出，過(guò)孔的寄生電容、寄生電感與孔徑、焊盤(pán)反焊盤(pán)參數(shù)有關(guān)。

Ansoft提供了專用的過(guò)孔建模軟件，通過(guò)設(shè)置過(guò)孔焊盤(pán)、反焊盤(pán)、孔徑大小以及PCB板疊層厚度、介電常數(shù)，并直接導(dǎo)入HFSS中，得到過(guò)孔模型如圖7所示。

圖7 過(guò)孔建模

通過(guò)仿真可以得出反焊盤(pán)半徑變化時(shí)散射參數(shù)S11和S21的變化曲線，圖8、圖9分別為反焊盤(pán)半徑為 330 μm、355.6 μm、381 μm、406.4 μm、432 μm 時(shí)的S11和S21變化曲線。由圖8、圖9可知，隨著反焊盤(pán)半徑的增加，反射系數(shù)S11愈小，傳輸系數(shù)S21愈大，信號(hào)傳輸最佳。因此，設(shè)計(jì)過(guò)孔時(shí)可以通過(guò)優(yōu)化過(guò)孔的各種參數(shù)來(lái)優(yōu)化信號(hào)傳輸性能。

圖8 不同反焊盤(pán)的S11參數(shù)

圖9 不同反焊盤(pán)的S21參數(shù)

3.3 整個(gè)高速互連通路后仿真眼圖分析

根據(jù)前面提取的微帶線、過(guò)孔模型結(jié)果以及廠商提供的連接器模型，加入驅(qū)動(dòng)端xlinx virtex5 IBIS模型，接收端D/A轉(zhuǎn)換器IBIS模型以及加入激勵(lì)信號(hào)PRBS(偽隨機(jī)碼源)，并設(shè)置屬性如下：數(shù)字0電壓V1=0 V；數(shù)字1電壓V2=2.5 V；信號(hào)上升和下降時(shí)間tRF=0.01 ns；信號(hào)脈沖寬度PW=1.6 ns；隨機(jī)碼初始種子SEED=0。導(dǎo)入Ansoft designer中最終得到整個(gè)鏈路仿真電路圖，如圖10所示。

圖10 高速互連通道仿真電路圖

圖11 高速互連通道仿真眼圖

圖12 改善后的眼圖

通過(guò)運(yùn)行瞬態(tài)仿真并創(chuàng)建眼圖，結(jié)果如圖11所示。從圖11可知，經(jīng)過(guò)微帶線、連接器、過(guò)孔傳輸通道后，眼圈逐漸閉上，信號(hào)抖動(dòng)比較明顯，信號(hào)質(zhì)量逐漸劣化。因此，我們對(duì)PCB板進(jìn)行了優(yōu)化：高速信號(hào)采用差分線設(shè)計(jì)的同時(shí)，當(dāng)差分線離開(kāi)IC或連接器時(shí)，應(yīng)盡早靠近在一起走線保持平衡性，這有助于消除反射并抑制共模噪聲；互連線改變傳輸方向時(shí)，采用45°拐角或者是弧形拐彎；差分對(duì)的兩根導(dǎo)線之間的距離應(yīng)當(dāng)保持恒定，避免差分阻抗的不連續(xù)性；如果走線中過(guò)孔不能避免，則盡量?jī)?yōu)化孔徑尺寸、焊盤(pán)和反焊盤(pán)，使得過(guò)孔阻抗與傳輸線阻抗保持一致，使信號(hào)衰減最??；高速信號(hào)周圍多打接地過(guò)孔，使信號(hào)有最短的回流路徑和最佳的傳輸性能。選用連接器時(shí)，應(yīng)選用損耗較小的高速連接器。此外，適當(dāng)?shù)亩私硬呗砸约跋到y(tǒng)中各部分的優(yōu)化，可以達(dá)到信號(hào)完整性的優(yōu)化，解決或降低信號(hào)振鈴、反射、傳輸延遲、串?dāng)_、噪聲等問(wèn)題。通過(guò)一系列的優(yōu)化，再次仿真得到圖12，從圖中我們可知，眼圈張開(kāi)，眼幅度增大，抖動(dòng)減小，信號(hào)質(zhì)量得到改善。

4 結(jié)論

通過(guò)對(duì)高速互連通道的仿真分析得知，隨著信號(hào)頻率的增加，影響互連的因素越來(lái)越多，研究互連對(duì)信號(hào)完整性的影響也更加復(fù)雜[5]。PCB設(shè)計(jì)者需要更加熟悉高頻條件下互連的影響，并且使用更為準(zhǔn)確的互連模型、有效的仿真工具和科學(xué)的分析方法，才能提高系統(tǒng)工作的可靠性，保證產(chǎn)品一次設(shè)計(jì)成功。