多核高速并行數(shù)字信號處理板設(shè)計及應(yīng)用

陳曄

摘要： 隨著高性能數(shù)字信號處理芯片技術(shù)的飛速發(fā)展，多核高速運(yùn)行的數(shù)字信號處理板在信息通信、自動化控制、航天航空、醫(yī)療家電、軍事雷達(dá)等諸多領(lǐng)域都得到了廣泛運(yùn)用。多核的信號處理板在信號處理上表現(xiàn)優(yōu)異，通用的信號處理器擴(kuò)寬了信號處理和數(shù)據(jù)傳輸寬帶等多方面性能。本文具體介紹基于TMS320C6678的高速并行數(shù)字信號處理板的軟硬件設(shè)計及在雷達(dá)相參處理設(shè)備中的應(yīng)用，為增大雷達(dá)的信號成像處理和大數(shù)據(jù)處理的實施性和高度集成性。

【關(guān)鍵詞】TMS320C6678 信號處理 雷達(dá) DSP

1 基于TMS320C6678高速并行數(shù)字信號處理板的設(shè)計

1.1 硬件設(shè)計電源、時鐘、處理器及系統(tǒng)的工作原理

TMS320C6678的電源設(shè)計較為特殊，設(shè)備的上電順序也較為特殊，在運(yùn)作時主要通過SP3-AN FPGA電源芯片控制供給電壓，當(dāng)行數(shù)字信號處理板產(chǎn)生反應(yīng)供給電源時TMS320C6678通過VID接口來調(diào)控電壓，在IISC-6678控制電壓板上布置著線性和電源開關(guān)以便于適用于不同負(fù)載空間的大小。

TMS320C6678的時鐘要求類型也較多，正確的時鐘是保證IISC-6678正常運(yùn)作的關(guān)鍵，精確地時鐘需要進(jìn)行專業(yè)的編程，所設(shè)置的可編程時鐘分發(fā)芯片在節(jié)省空間的同時創(chuàng)造了多條輸出路徑，在核時鐘除外還包含了DDR時鐘、SRIO時鐘以及PCIE等時鐘，TMS320C6678在上電時序期間能夠在多個時鐘源下被自動配置其他設(shè)備。

TMS320C6678該器件為八核處理器其主頻率為1.2 5GHz，每個核都有32KBLIDSRAMHE 32KBLIPSRAM，在數(shù)字信號處理板上核共享4MBSL2SRAM。數(shù)字信號處理板在數(shù)據(jù)傳輸上總寬帶不低于20Gbit/s，兩組數(shù)據(jù)接口對應(yīng)的時鐘、脈沖、數(shù)據(jù)，數(shù)據(jù)率為160MHz。

多核高性能的數(shù)字信號處理板由多塊芯片組成，并且通過各種器件來連接儲存系統(tǒng)中的數(shù)據(jù)和程序模式，內(nèi)部系統(tǒng)與外部數(shù)據(jù)的傳輸賦予了數(shù)字信號處理板較強(qiáng)的靈活性和通用性，在提高效率的同時大大降低了數(shù)字信號處理系統(tǒng)的維護(hù)難度。

1.2 信號處理機(jī)功能模塊設(shè)計

IISC-6678板卡在集成板的使用上結(jié)合了多模塊，主要是AD、DSP、FPGA模塊的組合。

AD采集模塊所使用的是AD9650芯片，該模塊芯片使用雙通道16位在高流量的數(shù)據(jù)采集樣，在醫(yī)學(xué)、軍事、信息上AD采集模塊都有多方面的使用，多核并行的數(shù)字信號處理器在系統(tǒng)數(shù)據(jù)交換上提高了工作的效率，也進(jìn)一步提高了內(nèi)存數(shù)據(jù)傳輸?shù)臄?shù)量，也通過數(shù)字信號處理器進(jìn)行整合的數(shù)據(jù)傳輸進(jìn)行間接地傳導(dǎo)。

DSP模塊數(shù)字信息處理器由KEYSTONE架構(gòu)和全新的C66X內(nèi)核構(gòu)成，在DSP運(yùn)行時相同的地址線將64根地址線分成4組16bit的線控制。集成異步動態(tài)的隨機(jī)存取內(nèi)存條將進(jìn)行自革新內(nèi)存的外部空間儲存器與系統(tǒng)內(nèi)存儲存空間進(jìn)行總直線的讀寫，把數(shù)字信號處理器的內(nèi)存運(yùn)行與后臺之間的數(shù)據(jù)傳輸結(jié)合在一起。

FPGA模塊由兩款芯片構(gòu)成，F(xiàn)GG484和FFG900兩款芯片將主要負(fù)責(zé)DSP進(jìn)行時的電控順序和數(shù)據(jù)輸入控制以及DSP的主要控制。通過現(xiàn)場可編程們陣列FPGA與數(shù)字信號處理器之間的矢量中斷發(fā)生，或是在數(shù)字信號處理之間將子程序?qū)懭肓肆硪粋€寄存處理器中，數(shù)字信號處理器中斷時將子程序地址直接轉(zhuǎn)到子程序當(dāng)中。多重數(shù)字信號處理器的構(gòu)建中運(yùn)用到了多個處理程序，調(diào)控數(shù)字信號處理器在協(xié)調(diào)數(shù)據(jù)編程的同時進(jìn)行以外的編程，在多核并行的數(shù)字信號處理器系統(tǒng)之間進(jìn)行儲存空間的映射，更新了數(shù)字信號處理的傳輸方式。

2 基于TMS320C6678的雷達(dá)信號處理機(jī)設(shè)計

2.1 雷達(dá)信號的應(yīng)用處理

隨著近年來我國雷達(dá)技術(shù)的飛速發(fā)展，雷達(dá)制造的水平已經(jīng)與世界領(lǐng)先水平相近。但是部分雷達(dá)的偵測能力較低容易受到外界雜波的干擾，對于提升雷達(dá)的隱身性和偵測能力還要繼續(xù)提升。

數(shù)字信號處理板在器件工業(yè)的發(fā)展對于非相參雷達(dá)的發(fā)展具有很大意義，使其數(shù)字信號處理器的操作變得更加簡單直接，滿足了現(xiàn)代工業(yè)所需的穩(wěn)固工作環(huán)境和小投資的特點。在米波脈沖雷達(dá)的設(shè)計上針對雷達(dá)的頻率和波形的設(shè)計特點，運(yùn)用大規(guī)模的數(shù)字信號實時處理將定脈沖周期內(nèi)完成了大量的數(shù)字運(yùn)行，借助數(shù)字信號處理板器也滿足現(xiàn)代雷達(dá)對精密度和實時性的需求。

2.2 TMS320C6678在雷達(dá)系統(tǒng)設(shè)計中的應(yīng)用

雷達(dá)系統(tǒng)需要高精度、高分辨率新性能要求，在信號處理的實時性和大數(shù)據(jù)性的要求之下現(xiàn)階段主要采用多處理器與超高速的串行數(shù)據(jù)傳輸為主，如圖二所示。TMS320C6678在DSP處理器中具有八核、高度集成、浮點運(yùn)算能力強(qiáng)、低能耗、大量傳輸?shù)奶攸c。

TMS320C6678在雷達(dá)上的應(yīng)用將雷達(dá)中陣列信號的運(yùn)算不斷簡單化，優(yōu)化預(yù)算結(jié)構(gòu)的處理。FPGA將VO腳管與乘法器資源并行累加運(yùn)算，處理機(jī)上采用了四個TMS320C6678處理器結(jié)構(gòu)，四個處理節(jié)點之間將有效提高系統(tǒng)和用戶儲存數(shù)據(jù)的能力。TMS320C6678利用CPLD在上電參數(shù)和配置寄存器中優(yōu)化配置，F(xiàn)PGA內(nèi)部也通過高速串行接口GTX輔助傳輸通道。

3 結(jié)語

綜上所述，高性能的數(shù)字信號處理器將FPGA和ASIC信號處理能力提升到了另一個水平層面，大大提高的指令集處理器可編程性能將有效提高數(shù)字信號處理的儲存能力、信號處理功能以及圖像處理能力，數(shù)字信號處理器物經(jīng)過各種拓?fù)浣Y(jié)構(gòu)的互相連接增加了自身的運(yùn)載能力，進(jìn)一步擴(kuò)寬了數(shù)字信號處理器在軍事、工業(yè)、科技等各方面領(lǐng)域的運(yùn)用。結(jié)合新型數(shù)字信號處理器技術(shù)在雷達(dá)中的實際應(yīng)用，高性能的傳輸效能滿足了現(xiàn)代雷達(dá)高精度高分辨率的要求，同時也即將雷達(dá)項目研發(fā)的經(jīng)費(fèi)和風(fēng)險，通用的高速串行數(shù)據(jù)處理平臺也更加利于平臺的主線接入，便于情報的分析和終端顯示。

參考文獻(xiàn)

[1]江偉.基于TMS320C6678 DSP的信號采集系統(tǒng)設(shè)計與實現(xiàn)[D]，電子科技大學(xué)，2016.

[2]史鴻聲.基于PowerPC的雷達(dá)通用處理機(jī)設(shè)計[J].雷達(dá)科學(xué)與技術(shù)，2011，9 （02）：140-143.

[3]馬友科，宋萬杰，吳順君，蔡乾，基于多DSP的雷達(dá)陣列信號處理系統(tǒng)[J].雷達(dá)科學(xué)與技術(shù)，2009，7 （02）：115-118，