ZnO 自整流憶阻器及其神經(jīng)突觸行為

， ，， ， ，，，，，

(1．江蘇大學材料科學與工程學院，江蘇 鎮(zhèn)江 212013； 2．江蘇星源電站冶金設備制造有限公司，江蘇 靖江 214500； 3．江蘇科技大學 材料科學與工程學院，江蘇 鎮(zhèn)江 212013； 4．中國科學院寧波材料技術與工程研究所，浙江 寧波 315201)

1 引 言

憶阻器具有電阻量綱，其阻值會隨流經(jīng)電荷發(fā)生非線性變化，被廣泛應用于信息存儲和神經(jīng)突觸模擬[1-10]。通常情況下憶阻器件發(fā)生阻態(tài)變化主要是因為在電場作用下離子的遷移或者焦耳熱引發(fā)的相變，這一過程涉及到材料微結構的變化，因此器件工作不穩(wěn)定，工作參數(shù)發(fā)散。此外，隨著憶阻器集成度的提高，電路中的串擾電流問題日益突出[11]，通常在電路中串聯(lián)二極管、晶體管等選通元件來抑制串擾電流，但是，這不可避免會嚴重限制器件的集成度，較為理想的辦法是通過憶阻器自身的整流特性來抑制電路中的串擾電流[12-14]。ZnO憶阻器具有優(yōu)異的憶阻特性，在信息存儲和突觸模擬領域得到廣泛研究[15-19]。本研究制備了Ti/ZnO/AZO/Pt結構憶阻器，器件表現(xiàn)出無Forming及自整流的非易失雙極性憶阻特性。進一步研究了器件工作機理，以及神經(jīng)突觸行為。

2 實 驗

先以純度99.99 wt%的ZnO∶Al (3wt.% Al2O3)陶瓷片作為濺射靶材，鍍Pt硅片(Pt/Ti/SiO2/Si)作為襯底，采用直流磁控濺射的方法，在室溫下制備了厚度為30nm 的鋁摻雜ZnO(AZO)薄膜做為ZnO功能層的緩沖層。磁控濺射腔體本底真空度低于2×10-4Pa，高純Ar/O2混合氣體作為濺射氣氛，兩種氣體的分壓比為Ar∶O2=8∶2，濺射氣壓為0.4Pa，濺射功率80W。再以純度99.99wt%的ZnO陶瓷片作為濺射靶材，在AZO上采用相同的分壓和濺射功率制備厚度為50nm的ZnO薄膜做為憶阻器的阻變層。最后采用電子束蒸發(fā)結合金屬掩膜板的方法，在ZnO薄膜表面依次沉積金屬Ti和Au，厚度分別為30nm和 10nm，Ti/Au電極尺寸為100μm。其中Au作為保護層，防止頂電極Ti在空氣中氧化。利用Keithley 4200半導體參數(shù)分析儀測試Au/Ti/ZnO/AZO/Pt器件的電學性能以及進行“突觸”實驗，底電極Pt接地，在Au/Ti頂電極上施加電壓，電壓正向定義為電流方向從頂電極流向底電極。

3 結果與討論

圖1(a)和(b)為Ti/ZnO/AZO/Pt自整流憶阻器件分別在線性和單log坐標下的I-V曲線，器件表現(xiàn)出自整流、非易失的雙極性電阻轉變特性。器件最初處于高阻態(tài)，初始阻值約為3×106Ω(讀取電壓為-0.1V)。器件不需要一個電壓較大的Forming(從初始高阻態(tài)轉變?yōu)榈妥钁B(tài))過程，從而有利于實際應用。電壓先從0V開始掃描，器件阻值發(fā)生緩慢變化，約1.1V到達限流(為了防止器件被擊穿而設置的最大電流值，這里設為0.01A)，器件從高阻態(tài)轉變?yōu)榈妥钁B(tài)，此時電阻約為1.4×104Ω，這一電阻轉變過程稱為SET。然后對器件施加負向電壓，器件從低阻態(tài)緩慢轉變?yōu)楦咦钁B(tài)，這一過程稱為RESET。由圖可見，器件表現(xiàn)出明顯的整流特性。為了探究Ti/ZnO/AZO/Pt器件的導電機制，對SET和RESET過程的I-V曲線進行了雙log坐標擬合，如圖1(c)和(d)所示， SET的高低阻態(tài)以及RESET的高阻態(tài)I-V曲線和陷阱控制的空間電荷限制電流(SCLC)導電模型較為吻合[20-23]。SCLC機制的I-V特性曲線一般可以分成三個不同的區(qū)域：電流與電壓成線性關系(I∝V)，電流與電壓的平方成正比(I∝V2)，電流隨電壓迅速增大(I∝Vn，n>2)。當外加電場較低時，注入的電子較少，由于ZnO薄膜中缺陷的存在，注入的電子被陷阱俘獲，薄膜中自由電子濃度較低，因此電流較小，器件處于高阻態(tài)；當外加電場逐漸增大，薄膜中的陷阱被全部填充時，注入的電子都可以成為自由載流子，因此使流經(jīng)器件的電流急劇增大，器件由高阻態(tài)轉變?yōu)榈妥钁B(tài)。

為了進一步研究Ti/ZnO/AZO/Pt憶阻器件的導電機理，測試了器件SET過程高低阻態(tài)電流隨溫度的變化關系，如圖2(a)所示。由圖可見，隨著溫度升高，器件的高低阻態(tài)電阻都減小，表現(xiàn)出典型的半導體導電特性，因此可以排除Ti/ZnO/AZO/Pt器件的阻變行為來源于導電細絲形成和斷裂的可能性。

圖1 (a) Ti/ZnO/AZO/Pt自整流憶阻器件線性坐標I-V特性曲線(圖中數(shù)字表明電壓掃描順序，插圖為器件的結構示意圖); (b) 單對數(shù)坐標下的I-V特性曲線； (c) (d) 雙對數(shù)坐標下SET和RESET過程Fig.1 (a) Typical I-V characteristics of Ti/ZnO/AZO/Pt devices in linear scale. The inset schematically illustrates the device structure. (b) The corresponding I-V curve in semilogarithmic scale. (c) (d) I-V curves of the SET and RESET processes replotted in double-logarithmic scale

為了獲得ZnO薄膜中準確的缺陷能級，據(jù)圖2(a)在30～80℃溫度范圍內(nèi)的實驗結果，按照阿倫尼烏斯公式(I=I0exp(Ea/RT)，I為電流，I0為指前因子，Ea為激活能，R為摩爾氣體常量，T為絕對溫度)進行了擬合分析，結果見圖2(b)、(c)。結合高阻態(tài)和低阻態(tài)的擬合結果，計算出薄膜中缺陷的激活能為0.12～0.34eV(圖2(b)和(c))。通常認為，ZnO薄膜中施主缺陷主要為鋅間隙(Zni)和氧空位(VO)，Zni屬于淺能級缺陷，而VO屬于深能級缺陷，距離導帶底>0.2eV[24]。因此，分析結果表明，在Ti/ZnO/AZO/Pt器件電阻轉變過程中，ZnO薄膜中分布在導帶底0.12～0.34eV范圍內(nèi)的Zni和氧空位VO施主缺陷俘獲和釋放電子，從而發(fā)生高低阻態(tài)之間的可逆變化。

圖2 (a) Ti/ZnO/AZO/Pt器件SET過程高低阻態(tài)隨溫度變化曲線(溫度范圍為30～100℃); (b) (c) 根據(jù)阿倫尼烏斯公式分別擬合(a)中低阻態(tài)和高阻態(tài)電導(插圖為激活能隨電壓的變化關系)Fig.2 (a) I-V curves of the high resistance state (HRS) and low resistance state (LRS) during the SET process of Ti/ZnO/AZO/Pt measured at temperatures in the range of 30～100℃. (b) (c) Arrhenius plots of the conductance of HRS and LRS calculated from (a). The insets show estimated activation energy versus voltage plots

圖3 (a) Ti/ZnO/AZO/Pt器件RESET過程低阻態(tài)電流和溫度的關系； (b) Ln(I/T2)和1/T之間的變化關系，電壓區(qū)間為0.6～1.6V，溫度范圍是30～80℃(插圖為肖特基勢壘(Φ)與電壓的變化關系)；(c) LnI和V1/2之間的變化關系Fig.3 (a) I-V curves of the LRS during the RESET process of Ti/ZnO/AZO/Pt measured at different temperatures. (b) Ln(I/T2) versus 1/T plots at voltages ranging from 0.6 to 1.6V. The inset shows the Schottky barrier height versus voltage plot. (c) LnI versus V1/2 plot

由圖1(d)可知，Ti/ZnO/AZO/Pt 器件RESET過程低阻態(tài)并不符合SCLC機制。為了探究低阻態(tài)的導電機制，測試了不同溫度下(30～100℃)的I-V曲線，如圖3(a)所示。隨著溫度的升高，低阻態(tài)阻值逐漸減小，符合半導體導電特性。由于I-V曲線具有整流特性，很自然考慮采用肖特基發(fā)射公式來擬合低阻態(tài)不同電壓下的I-V曲線[25]：I=A*sT2exp(-q(ΦB-(qV/4πdε0εr)1/2)/kT)，其中A*為有效理查森常數(shù)，s是器件面積，T是絕對溫度，q是電子電荷，ΦB是界面勢壘高度，d是薄膜厚度，ε0是真空介電常數(shù)，εr是靜態(tài)介電常數(shù)，k是玻爾茲曼常數(shù)。由上述肖特基發(fā)射公式推導可知，Ln(I/T2)和1/T呈現(xiàn)線性關系，這也是肖特基發(fā)射機制的重要判據(jù)。如圖3(b)所示，在不同電壓下，Ln(I/T2)和1/T均呈現(xiàn)明顯的線性關系，表明低阻態(tài)電學行為符合肖特基發(fā)射機制。圖3(b)插圖為肖特基勢壘高度隨外加電壓的變化情況，可以推導出零電壓下Ti與ZnO界面處的肖特基勢壘高度為0.848eV。此外，LnI和V1/2也呈現(xiàn)明顯的線性關系，如圖3(c)所示，進一步驗證了RESET過程中低阻態(tài)導電符合肖特基發(fā)射機制。對于Ti/ZnO/AZO/Pt 器件自整流的形成，一般認為來自于Ti/ZnO界面的肖特基勢壘[26]。AZO層的電阻率為10-3Ωcm量級，表現(xiàn)出半金屬特性，ZnO/AZO及AZO/Pt界面形成歐姆或準歐姆接觸，因此，AZO層的存在保證了器件整流特性的形成。

通常認為突觸是大腦學習記憶的最小單元，而突觸學習記憶的重要方式就是依賴其自身的可塑性?？伤苄允侵竿挥|接收外界刺激后，可以調整自身形態(tài)的能力[27]。如圖4(a)所示，先對Ti/ZnO/AZO/Pt器件施加連續(xù)增加的正向電壓，器件的電阻逐漸減小，隨后施加絕對值連續(xù)增加的負向電壓，器件的電阻逐漸增大。電阻態(tài)的連續(xù)可調，表明器件可以用來模擬生物神經(jīng)突觸的功能，其電導可以看作是突觸的權重?；赥i/ZnO/AZO/Pt憶阻器，模擬了神經(jīng)突觸長程增強和抑制行為，如圖4(b)所示，通過對憶阻器施加連續(xù)100個正向脈沖和100個負向脈沖，發(fā)現(xiàn)器件電流呈現(xiàn)連續(xù)增加和減小。圖4(c)為突觸器件長程增強和抑制行為的10次循環(huán)。圖4(d)模擬了突觸的學習-遺忘-再學習過程，開始的連續(xù)160個脈沖刺激可看做是人工神經(jīng)突觸的訓練過程，訓練后的突觸權重值被看作是100%的記憶量，這類似于人腦的學習過程，撤去脈沖刺激后，器件的權重逐漸降低，即記憶量隨時間衰減，這個變化曲線類似于人腦的遺忘過程。經(jīng)過750秒后，記憶量的衰減變得非常緩慢，最終保持在初始記憶量的35%，表現(xiàn)出長程可塑性。當再次施加脈沖時，只需要較少脈沖數(shù)，約60個脈沖刺激，突觸器件就可以到達之前100%記憶量，類似于人腦的再學習過程。這種學習-遺忘-再學習的過程可被用于未來人工神經(jīng)網(wǎng)絡的學習和識別功能中。

圖4 (a) Ti/ZnO/AZO/Pt突觸器件在不同電壓掃描下的I-V曲線； (b) 施加連續(xù)正向和負向脈沖導致器件電流變化，正負脈沖幅值分別為3V和2.5V，寬度180ms，讀脈沖幅值1.5V； (c) 100次正向脈沖和100次負向脈沖交替施加條件下器件電流變化；(d) 器件學習、遺忘、再學習行為，刺激和讀脈沖幅值分別為3V和1.5VFig.4 (a) I-V characteristics of Ti/ZnO/AZO/Pt measured by a modified voltage sweep. (b) Positive and negative pulse induced current change. The amplitudes of positive and negative pulses are 3 and 2.5V, respectively. The pulse width is 180ms. The amplitude of the read pulse is 1.5V. (c) The current change induced by alternately applying 100 positive and 100 negative pulses. (d) The learning-forgetting-relearning process of Ti/ZnO/AZO/Pt synaptic devices

4 結 論

Ti/ZnO/AZO/Pt憶阻器件表現(xiàn)出無Forming、自整流、非易失的雙極性電阻轉變特性。I-V曲線的擬合以及變溫測試結果表明，器件的導電行為來源于空間電荷限制電流或肖特基發(fā)射機理，屬于純電子憶阻行為。利用Ti/ZnO/AZO/Pt憶阻器件模擬了生物神經(jīng)突觸的長程可塑性以及學習-遺忘-再學習經(jīng)驗式行為。