基于AD9854的信號源設計?

王浩軍

（中國空空導彈研究院 洛陽 471009）

1 引言

在現代通信系統(tǒng)、電子對抗及各種電子測量技術中，一個高精度、頻率可調的信號源是很多電子設備和系統(tǒng)實現高性能的關鍵。直接數字合成技術（Direct Digital Synthesis，DDS）將數字處理技術引入信號合成領域，單片集成的DDS產品是一種可代替鎖相環(huán)的快速頻率合成器件。由于DDS具有超寬的相對帶寬，超高的捷變速度，超細的分辨率，以及相位的連續(xù)性，可以輸出寬帶的正交信號，可編程等優(yōu)點，DDS技術得到了飛速發(fā)展。

2 DDS工作原理

2.1 DDS技術

DDS技術是根據奈奎斯特取樣定律，從連續(xù)信號的相位?出發(fā)，將一個正弦信號取樣、編碼、量化，形成一個正弦函數表，存在EPROM中。合成時，通過改變相位累加器的頻率字來改變相位增量。相位增量的不同將導致一個周期內的取樣點數的不同。在時鐘頻率即采樣頻率不變的情況下，通過相位的改變來實現頻率的改變。

圖1 DDS工作原理框圖

圖1是DDS的基本原理圖。DDS系統(tǒng)的核心是相位累加器，它由一個N位的加法器和一個N位相位寄存器組成。每來一個時鐘fc，相位寄存器以步長M增加，與頻率控制字相加。相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表上。正弦查詢表本身是一個存儲器，用于存放以相位序列碼為地址，該地址存放相位序列碼所對應的幅度序列碼。相位累加器的字長越大，存儲量就越大。為了解決存儲量問題，正弦查詢表中只存儲1∕4周期正弦波數字幅度信息，其余3∕4的數據量通過求補電路來完成。每個地址對應正弦波1∕4周期范圍的一個相位點。數∕模轉換器（DAC）將幅度序列碼轉換成階梯波。濾波器將階梯波轉換為正弦波。時鐘用來控制采樣的時間間隔，DDS頻率分辨力取決于相位累加器的字長和時鐘頻率。

2.2 AD9854芯片結構及工作模式

AD9854是美國AD公司采用先進的DDS工藝生產的一種高度集成芯片。它內部集成了48位頻率累加器、48位相位累加器、正余弦波形表、兩個12位高速、高性能正交DAC以及調制和控制電路，能夠在單片上完成頻率調制、相位調制、幅度調制和IQ正交調制等多種功能。當輸入一個準確的參考頻率，AD9854就產生一個高穩(wěn)定的頻率、相位、幅度可編程調制的正弦和余弦輸出。AD9854的高速DDS內核具有48位頻率分辨力，如果系統(tǒng)時鐘為300MHz，則可分辨最小頻率為1μHz。相位截斷到17位保證了很好的無雜散動態(tài)范圍（SFDR）指標。同時，AD9854內部含有可編程的4～20倍參考時鐘乘法器電路，能夠從一個很低的外部參考時鐘頻率產生一個內部的300M系統(tǒng)時鐘，其內部時鐘速度最大可達300MHz。直接的300M時鐘也可以單端或差分輸入。AD9854允許輸出的最高頻率為150MHz，而數字調制輸出頻率可達100MHz。

AD9854有五種可編程的工作模式，分別為Single-Tone（Mode 000）、FSK（Mode 001）、Ramped FSK（Mode 010）、Chirp（Mode 011）和 BPSK（Mode 100），模式選擇可在控制寄存器里進行修改。這五種模式中，Single-Tone（單頻）模式是最靈活的一種，也是主復位時被確定的默認模式。用戶復位后的默認值設置芯片輸出0Hz，0相位信號，在I、Q通道輸出的是直流信號。當對頻率寄存器編程時，輸入頻率控制字K后，芯片的輸出信號從直流躍變到用戶定義輸出頻率。頻率控制字K與輸出信號的關系為

式中，N為相位累加器的位數（本器件48位），fc為時鐘頻率。

通過該模式可以根據需要任意設定輸出信號的頻率、幅度和相位等特性。

第二種模式是無斜率FSK（模式001），輸出的DDS頻率是一個選擇存放在頻率寄存器1和2的頻率控制字K的函數，輸出取決于29腳邏輯電平的高低。第三種模式是斜率FSK（模式010），輸出頻率從F1到F2不是直接變化，而是通過掃頻和斜率形成。第四種模式是脈沖調頻（模式011），頻率可以是線性或非線性變化輸出。第五種模式是數字調相BPSK，

3 系統(tǒng)設計

本文設計的信號源采用DDS技術，結合單片機控制，實現正弦波、方波、三角波、點頻、掃頻、跳頻等功能。系統(tǒng)組成結構如圖2所示，主要包括單片機控制模塊、顯示模塊、數字合成模塊、濾波與放大模塊。

圖2 系統(tǒng)組成框圖

3.1 信號的產生及控制

系統(tǒng)采用的單片機是Atmel公司的AT89C51，它的19腳接外部20MHz晶振產生的時鐘，同時也作為AD9854的輸入時鐘，再經過內部時鐘乘法器15倍頻得到300MHz的系統(tǒng)時鐘。本設計采用AD9854的單頻模式，將 S∕P SELECT（Pin 70）引腳接高電平，選擇100MHz8位并行傳輸模式。AT89C51的P0.0至P0.7端口與AD9854的D0至D7端口相連傳輸數據信息，P2.0至P2.5端口端口與A0至A5端口相連傳輸寄存器地址信息，P3.6、P3.7分別與WR、RD兩個引腳相連控制讀寫操作，由這三個部分共同組成并行傳輸控制。

3.2 輸出頻率、幅度與相位控制

AD9854內置一個地址范圍為00H～27H的寄存器表，分成11組，有7組寄存器存放關于輸出信號頻率、幅度、相位的數據。寄存器表中00H，01H和02H，03H單元分別為相位寄存器1和相位寄存器2，存放14位的相位控制字1和相位控制字2。單頻工作時，將14位相位控制字分2個時鐘周期寫入相位寄存器1，再更新脈沖，信號就以新的相位輸出。

寄存器表中04H～09H和0AH～0FH單元分別為頻率寄存器1和頻率寄存器2，存放48位的頻率控制字1和頻率控制字2。單頻工作時，將48位頻率控制字分6個時鐘周期寫入頻率寄存器1，再更新脈沖，信號就以新的頻率輸出。

寄存器表中21H，22H和23H，24H單元別為正弦幅度寄存器和余弦幅度寄存器，存放12位的幅度控制字1和幅度控制字2。單頻工作時，將12位幅度控制字分2個時鐘周期寫入幅度寄存器1，再更新脈沖，信號就以新的幅度輸出。

3.3 部分電路原理圖

AD9854芯片的電路圖如圖3所示，模擬電和數字電分別供電，避免干擾。參考時鐘采用單端輸入，輸出信號是兩路正交輸出。

由于DDS輸出的時鐘信號和元器件自身存在的噪聲干擾，需要對DDS的輸出信號進行低通濾波，截止頻率120MHz，低通濾波器電路如圖4所示。

圖3 AD9854電路原理圖

圖4 低通濾波器電路原理圖

4 結語

用AD9854實現DDS信號源，可以產生高精密的正弦波、三角波、方波，還能輸出ASK、ASK、PSK等調制波型。能夠更加突出DDS信號源的高頻率分辨率、更快的頻率轉換速度（ns級）、輸出頻譜純等特點，能夠廣泛地應用于雷達、通信等電子信息領域。