基于FPGA和VC++的通信原理實(shí)驗(yàn)教學(xué)平臺(tái)的設(shè)計(jì)

王明蕾　王瑩

摘要：本文利用FPGA與VC++設(shè)計(jì)了一套基于軟件無線電架構(gòu)的通信原理實(shí)驗(yàn)教學(xué)平臺(tái)，介紹了實(shí)驗(yàn)平臺(tái)的硬件與軟件設(shè)計(jì)。可在VC++環(huán)境下實(shí)現(xiàn)各種通信功能模塊，并由FPGA部分完成基帶信號(hào)的發(fā)送與接收，能夠幫助學(xué)生熟練掌握通信原理的基本概念。

關(guān)鍵詞：FPGA；VC++；通信原理；實(shí)驗(yàn)教學(xué)平臺(tái)

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2018）30-0268-02

通信原理是通信工程等電子信息類專業(yè)的重要專業(yè)基礎(chǔ)課，其前序課程包括線性電子線路、非線性電子線路、信號(hào)與系統(tǒng)、數(shù)字電路與邏輯設(shè)計(jì)等課程，在通信原理的教學(xué)中理論教學(xué)與實(shí)踐需要相輔相成，實(shí)驗(yàn)課在幫助學(xué)生熟練掌握通信理論的過程中發(fā)揮著關(guān)鍵作用[1]。近年來，隨著軟件無線電技術(shù)的不斷成熟，將軟件無線電技術(shù)應(yīng)用于本科生通信原理課程實(shí)驗(yàn)教學(xué)，引導(dǎo)學(xué)生通過軟件設(shè)計(jì)實(shí)現(xiàn)并驗(yàn)證通信原理理論知識(shí)，從而扎實(shí)掌握理論知識(shí)，并培養(yǎng)學(xué)生運(yùn)用所學(xué)知識(shí)解決實(shí)際問題的能力，已引起人們的廣泛關(guān)注[2]。

可編程邏輯器件FPGA具有資源豐富、邏輯功能強(qiáng)大、開發(fā)周期短、成本低等優(yōu)點(diǎn)，并支持反復(fù)編程修改，非常適合于構(gòu)建軟件無線電系統(tǒng)的硬件平臺(tái)，本文利用FPGA實(shí)現(xiàn)軟件無線電的基帶信號(hào)底層硬件實(shí)驗(yàn)平臺(tái)，由FPGA控制D/A和A/D轉(zhuǎn)換器實(shí)現(xiàn)基帶通信信號(hào)的發(fā)送和接收。上位機(jī)的軟件實(shí)驗(yàn)環(huán)境基于VC++語言實(shí)現(xiàn)，通過設(shè)計(jì)的API函數(shù)為用戶提供數(shù)據(jù)交換接口，支持學(xué)生利用C++語言設(shè)計(jì)實(shí)現(xiàn)通信系統(tǒng)的各種功能模塊，如信道編譯碼、調(diào)制解調(diào)、信道估計(jì)、同步等，并形成系統(tǒng)，實(shí)現(xiàn)可視化數(shù)分析。上位機(jī)與FPGA底層收發(fā)單元通過通用串行總線（USB）交換數(shù)據(jù)，從而形成一個(gè)通信基帶信號(hào)產(chǎn)生、基帶信號(hào)發(fā)送、基帶信號(hào)接收和通信信號(hào)處理于一體的系統(tǒng)，從而增加了實(shí)驗(yàn)平臺(tái)的通用性。學(xué)生可對(duì)實(shí)驗(yàn)平臺(tái)進(jìn)行焊接調(diào)試、編程設(shè)計(jì)等，增強(qiáng)實(shí)踐經(jīng)驗(yàn)。此外，實(shí)驗(yàn)平臺(tái)還可作為課程設(shè)計(jì)、電工實(shí)習(xí)、畢業(yè)設(shè)計(jì)等教學(xué)環(huán)節(jié)。

一、實(shí)驗(yàn)平臺(tái)的硬件設(shè)計(jì)實(shí)現(xiàn)

實(shí)驗(yàn)硬件平臺(tái)中以Altera公司的EP1C12Q240C8N作為主控芯片，其他部分包括A/D、D/A、USB接口、Flash、RS232接口等電路，從功能上劃分為數(shù)字電路和模擬電路兩部分。

1.FPGA的配置電路。實(shí)驗(yàn)平臺(tái)選用Altera公司的Cyclone I系列的EP1C12Q240C8N，這是一款低成本、低功耗的FPGA芯片，共有12060個(gè)邏輯塊，239616比特RAM，240個(gè)管腳。這款FPGA芯片支持復(fù)雜的邏輯功能設(shè)計(jì)，并具有足夠的資源實(shí)現(xiàn)USB通信功能，完成與上位機(jī)的通信。FPGA的配置電路包括時(shí)鐘電路、復(fù)位電路、下載配置電路、供電接口電路。系統(tǒng)時(shí)鐘由50MHz的有源晶振提供，采用專用復(fù)位芯片IMP811組成復(fù)位電路，使用JTAG和AS兩種下載模式，供電接口電路由系統(tǒng)供電模塊提供。

2.系統(tǒng)供電電路。對(duì)實(shí)驗(yàn)平臺(tái)進(jìn)行模塊化設(shè)計(jì)，分為數(shù)字電路板和模擬電路板。數(shù)字電路板由FPGA、SRAM、串口、USB接口芯片組成，模擬電路板由D/A、A/D、低通濾波模塊組成，兩者通過卡槽連接。數(shù)字電路板采用自供電或USB總線供電兩種方式，可通過跳線進(jìn)行選擇。當(dāng)外部電源模塊提供±12V電源時(shí)，系統(tǒng)供電電路利用AMS1117-5V、AMS1117-3.3V、AMS1117-1.5V分別得到+5V、+3.3V和+1.5V，并通過卡槽為數(shù)字和模擬兩塊板卡實(shí)現(xiàn)供電。

3.數(shù)-模轉(zhuǎn)換。為了實(shí)現(xiàn)復(fù)基帶信號(hào)的發(fā)送，選用了TI公司生產(chǎn)的雙通道數(shù)-模轉(zhuǎn)換電路芯片DAC8822。DAC8822是一款分辨率為16位的高性能數(shù)-模轉(zhuǎn)換器，供電范圍是+2.7V至+5V，適用于低功耗、低噪聲、高速轉(zhuǎn)換的應(yīng)用。本文設(shè)計(jì)的硬件平臺(tái)產(chǎn)生的模擬信號(hào)電壓范圍是-5V至+5V，故配置DAC8822工作在雙極性模式下，參考電壓設(shè)定為+5V。此外，本文還在DAC8822的信號(hào)輸出端設(shè)置了基于運(yùn)算放大器的電流信號(hào)到電壓信號(hào)的轉(zhuǎn)換電路，將DAC8822輸出的電流信號(hào)轉(zhuǎn)化為電壓信號(hào)，以便于測(cè)量與觀察。

4.模-數(shù)轉(zhuǎn)換。硬件平臺(tái)中的模-數(shù)轉(zhuǎn)器的作用是對(duì)復(fù)基帶模擬信號(hào)進(jìn)行采樣，本文發(fā)送端產(chǎn)生的模擬信號(hào)最高頻率為50kHz，基于此，模-數(shù)轉(zhuǎn)器選用了TI公司生產(chǎn)的最高采樣頻率為250kHz的ADS8509芯片。ADS8509是一款逐次逼近型模-數(shù)轉(zhuǎn)換，轉(zhuǎn)換精度為16位，采用串行數(shù)據(jù)輸出方式，可以顯著減少占用FPGA芯片的管腳數(shù)目。本文將ADS8509配置于內(nèi)部時(shí)鐘、雙極性輸入電壓信號(hào)、二進(jìn)制補(bǔ)碼數(shù)據(jù)輸出格式的工作模式。

5.低通濾波模塊。硬件平臺(tái)的低通濾波器模塊主要作用是對(duì)數(shù)-模轉(zhuǎn)換器的輸出信號(hào)進(jìn)行平滑處理，和對(duì)模-數(shù)轉(zhuǎn)換器的輸入信號(hào)進(jìn)行限帶濾波，從而避免產(chǎn)生混疊現(xiàn)象。本文使用TI公司FilterPro濾波器設(shè)計(jì)軟件[3]進(jìn)行低通濾波器的設(shè)計(jì)。將所需濾波器參數(shù)輸入FilterPro軟件，F(xiàn)ilterPro便可以計(jì)算顯示出目標(biāo)濾波器的幅頻特性、相頻特性曲線，并提供相應(yīng)硬件電路的參考設(shè)計(jì)。

6.通信接口模塊。通信接口模塊是硬件平臺(tái)與上位機(jī)之間的通信通道，本文采用了基于USB方式的通信接口，相應(yīng)的USB接口芯片為CY7C68013A，這是Cypress公司推出的一款集成了USB2.0通信協(xié)議的接口芯片，可為用戶提供高速的數(shù)據(jù)交換接口。CY7C68013A的內(nèi)部核心功能部件包括USB 2.0收發(fā)器、增強(qiáng)型8051內(nèi)核、可編程接口等模塊[4]。Cypress公司針對(duì)CY7C68013A的開發(fā)提供了完善的開發(fā)包工具，使用戶能夠快速地進(jìn)行USB2.0通信接口設(shè)計(jì)。

二、應(yīng)用程序設(shè)計(jì)實(shí)現(xiàn)

VC++6.0由于具有可視化和面向?qū)ο蟮木幊碳夹g(shù)，功能強(qiáng)大，界面友好，易于使用，因此在通信原理實(shí)驗(yàn)仿真系統(tǒng)的設(shè)計(jì)中得到采用。本文是在VC++6.0的開發(fā)環(huán)境下創(chuàng)建了一個(gè)基于MFC框架的對(duì)話框應(yīng)用程序，在應(yīng)用程序中提供了數(shù)據(jù)的發(fā)送與接收模塊可以完成數(shù)據(jù)在底層設(shè)備中的傳輸；為了使應(yīng)用程序具有顯示功能以及基本的數(shù)據(jù)分析能力，在應(yīng)用程序中開辟了繪圖區(qū)域，來完成數(shù)據(jù)的波形繪制以及頻譜分析波形。此外，為了響應(yīng)應(yīng)用程序的操作，還需USB固件程序以及驅(qū)動(dòng)程序的配合。

三、實(shí)驗(yàn)平臺(tái)應(yīng)用案例

本文在上位機(jī)的實(shí)驗(yàn)軟件系統(tǒng)中提供了多種接口API函數(shù)，學(xué)生在實(shí)驗(yàn)過程中可以方便地將用C++語言編寫的通信系統(tǒng)程序嵌入到本實(shí)驗(yàn)平臺(tái)中，可以達(dá)到靈活配置的目的。這里通過OFDM通信實(shí)驗(yàn)來介紹基于本實(shí)驗(yàn)平臺(tái)的實(shí)驗(yàn)過程。OFDM首先將待發(fā)送的串行比特流映射成數(shù)據(jù)符號(hào)，并根據(jù)設(shè)定的子載波數(shù)目，將串行的數(shù)據(jù)符號(hào)轉(zhuǎn)成并行的數(shù)據(jù)符號(hào)，之后，利用快速傅里葉變換將頻域數(shù)據(jù)轉(zhuǎn)成待發(fā)送的時(shí)域信號(hào)。而接收端則利用逆傅里葉變換將接收到的時(shí)域數(shù)據(jù)轉(zhuǎn)變?yōu)轭l域數(shù)據(jù)，并通過解映射恢復(fù)出發(fā)送的信息。數(shù)據(jù)發(fā)送端在上位機(jī)上通過C++語言編寫程序?qū)崿F(xiàn)OFDM調(diào)制功能，得到待發(fā)送的復(fù)基帶數(shù)據(jù)，并經(jīng)過USB接口發(fā)送到硬件平臺(tái)上，硬件平臺(tái)在接收到上位機(jī)的發(fā)送指令后，就控制數(shù)-模轉(zhuǎn)換器將數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)輸出。數(shù)據(jù)接收端的硬件平臺(tái)控制模-數(shù)轉(zhuǎn)換器持續(xù)采樣，并將采樣數(shù)據(jù)經(jīng)USB接口發(fā)送至上位機(jī)軟件系統(tǒng)，學(xué)生編寫C++程序，對(duì)接收到的數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)OFDM通信解調(diào)功能，并支持在窗口內(nèi)繪制發(fā)送與接收的數(shù)據(jù)的波形，對(duì)數(shù)據(jù)可以進(jìn)行頻譜分析，還可以根據(jù)實(shí)際情況進(jìn)行另外的功能設(shè)計(jì)等等。

四、結(jié)束語

本文采用Altera公司Cyclone I系列的FPGA芯片結(jié)合VC++編程設(shè)計(jì)實(shí)現(xiàn)了一套基于軟件無線電技術(shù)的通信原理實(shí)驗(yàn)教學(xué)平臺(tái)，能夠產(chǎn)生模擬基帶通信信號(hào)并實(shí)現(xiàn)基帶通信信號(hào)的采樣，支持靈活地實(shí)現(xiàn)通信系統(tǒng)的各種功能模塊。該實(shí)驗(yàn)平臺(tái)提供的各項(xiàng)實(shí)驗(yàn)以及開放性的設(shè)計(jì)思想能夠培養(yǎng)學(xué)生的創(chuàng)新能力和動(dòng)手能力，使學(xué)生能夠直觀體會(huì)到設(shè)計(jì)與開發(fā)的樂趣。

參考文獻(xiàn)：

[1]徐彥凱，雙凱，姜珊.通信原理實(shí)驗(yàn)教學(xué)的探索[J].實(shí)驗(yàn)室研究與探索，2011，30（6）：316-318.

[2]楊宇紅，袁焱，田礫，陳大華，李安琪.基于軟件無線電平臺(tái)的通信實(shí)驗(yàn)教[J].實(shí)驗(yàn)室研究與探索，2015，34（4）：186-188.

[3]趙曉群，張潔.巴特沃斯低通濾波器的實(shí)現(xiàn)方法研究[J].大連民族學(xué)院學(xué)報(bào)，2013，15（1）：72-75.

[4]劉志華，郭付才，彭新偉，陳吉東.基于CY7C68013A的FPGA配置和通信接口設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2013，39（2）：18-21.