一種降低PWM電源噪聲干擾信號(hào)質(zhì)量的設(shè)計(jì)與實(shí)現(xiàn)

武寧 榮世立 李德恒

摘 要：針對(duì)Sever產(chǎn)品設(shè)計(jì)中遇到的PWM周期信號(hào)對(duì)周?chē)盘?hào)網(wǎng)絡(luò)產(chǎn)生的噪聲干擾問(wèn)題進(jìn)行了理論分析及仿真測(cè)試驗(yàn)證，提出了一種降低PWM電源噪聲干擾信號(hào)質(zhì)量的設(shè)計(jì)方法， 即在PWM噪聲源和周?chē)舾须娫葱盘?hào)網(wǎng)絡(luò)之間的地平面上增設(shè)Slot開(kāi)槽，以此切斷或增加地平面上噪聲的傳播路徑，進(jìn)而大幅降低PWM噪聲對(duì)周邊信號(hào)網(wǎng)絡(luò)的干擾，提高系統(tǒng)運(yùn)行穩(wěn)定性。

關(guān)鍵詞：PWM電源噪聲；信號(hào)質(zhì)量；開(kāi)槽；仿真；量測(cè)

中圖分類(lèi)號(hào)：TN86 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-2064（2018）15-0057-02

在Server產(chǎn)品設(shè)計(jì)過(guò)程中，其PCB電源設(shè)計(jì)一般為PWM開(kāi)關(guān)電源，開(kāi)關(guān)電源的Phase端為一周期性開(kāi)關(guān)電壓信號(hào)，噪聲較大，一般設(shè)計(jì)過(guò)程中其它信號(hào)及電源都會(huì)遠(yuǎn)離這個(gè)噪聲區(qū)域。但是PWM開(kāi)關(guān)電源Phase端必須通過(guò)地進(jìn)行回流，這樣Phase端的噪聲將會(huì)傳到其鄰近的地平面上，地平面上的噪聲將造成參考此地平面的信號(hào)波動(dòng)，從而影響系統(tǒng)穩(wěn)定性，地平面噪聲是PCB設(shè)計(jì)過(guò)程中經(jīng)常被忽視的地方?；诖?，本文對(duì)造成系統(tǒng)無(wú)法正常工作的CL_ VREF_MCH電壓波動(dòng)原因進(jìn)行了分析和模擬仿真，并提出一種能有效抑制PWM周期信號(hào)對(duì)CL_VREF_MCH電壓信號(hào)影響的方法。

1 噪聲來(lái)源分析

如圖1所示的原理圖設(shè)計(jì)中，電源信號(hào)CL_VREF_ MCH為電源1D1_MCH_CL的分壓，在電路板打板后量測(cè)發(fā)現(xiàn)1D1_MCH_CL電壓完全符合設(shè)計(jì)要求，而CL_VREF_ MCH電壓波動(dòng)卻很大，造成系統(tǒng)無(wú)法正常工作。

為了驗(yàn)證以上分析的正確性，通過(guò)示波器對(duì)VTT電源Phase端波形和CL_VREF_MCH的電壓波形進(jìn)行了測(cè)量，測(cè)量結(jié)果見(jiàn)圖2所示，可以看到，CL_VREF_MCH電壓存在較大的噪聲，且此噪聲與VTT Phase的電壓變化存在相關(guān)性。接下來(lái)通過(guò)仿真的方法對(duì)此進(jìn)行驗(yàn)證，并以此對(duì)PCB設(shè)計(jì)進(jìn)行優(yōu)化分析。

利用仿真工具（Speed2000時(shí)域仿真軟件）對(duì)上述分析過(guò)程進(jìn)行仿真模擬驗(yàn)證。根據(jù)Layout布線的具體位置，設(shè)定電源激勵(lì)的輸入觀察點(diǎn)和終端觀察點(diǎn)，并完全按照實(shí)際電路設(shè)計(jì)搭建相關(guān)線路。

參照?qǐng)D2所示的VTT Phase量測(cè)波形，利用仿真軟件模擬其實(shí)測(cè)電壓，基于上述建模激勵(lì)觀察CL_VREF_MCH電壓仿真結(jié)果，如圖3所示，仿真結(jié)果與實(shí)際測(cè)量結(jié)果基本吻合。CL_VREF_MCH線路上的電壓波動(dòng)為811mV，其振蕩幅度遠(yuǎn)遠(yuǎn)超過(guò)spec規(guī)定的容忍范圍（spec規(guī)定Ripple要求：0.35V+/-10%），嚴(yán)重影響了系統(tǒng)的穩(wěn)定性。

2 改進(jìn)方案闡述

通過(guò)前文分析和對(duì)layout的檢查，理論上可以通過(guò)以下幾個(gè)方案進(jìn)行修改，以提高系統(tǒng)性能：（1）移除C60器件，切斷耦合路徑。（2）縮短CL_VREF_MCH的布線長(zhǎng)度。（3）移動(dòng)C60位置使其緊靠芯片。（4）增大PWM平面與鄰近地平面間距。（5）可在PWM Phase平面與C60電容之間增設(shè)開(kāi)槽，切除噪聲最短傳輸路徑。

雖然第一種方法能降低電壓波動(dòng)，但是不符合電路設(shè)計(jì)原理。對(duì)于第二種方法，若C60位置不變，其耦合點(diǎn)較近，改善效果不佳。若使用第三種方法，由于主板正面空間不足，不得不將C60放置到電路板背面，造成生產(chǎn)成本增加，若使用第四種方法，雖然可以降低對(duì)鄰近信號(hào)的干擾，但是電源電路的回流路徑增大，會(huì)影響電源本身設(shè)計(jì)質(zhì)量。對(duì)比分析上述幾種方案可知，只有第五種方案的可行性較高，因此針對(duì)其進(jìn)行仿真驗(yàn)證，并觀察其效果。改進(jìn)后拓?fù)鋱D如圖4所示。

如圖4中黑色線所示，在與PWM電源平面相鄰的GND平面上增加slot槽。此slot槽為非導(dǎo)電區(qū)域，即在此區(qū)域?qū)ND平面上的銅箔給挖空，當(dāng)VTT Phase電壓噪聲信號(hào)傳遞到此slot槽時(shí)，噪聲信號(hào)將被阻斷，無(wú)法繼續(xù)向C60方向直接傳播。噪聲必須繞過(guò)slot槽處的非導(dǎo)電區(qū)域，在GND平面上有銅箔的其他地方繼續(xù)向前傳播。由于slot槽正好位于VTT Phase電源平面和C60耦合電容之間，這樣就切斷了噪聲信號(hào)的最短路徑，其噪聲信號(hào)經(jīng)過(guò)較遠(yuǎn)的導(dǎo)電路徑傳播到C60耦合電容處。由于傳播路徑的增大，使其傳輸路徑中大部分電能量將轉(zhuǎn)化成熱能量消耗掉，到達(dá)C60電容處的噪聲能量將被大幅消弱，在CL_MCH_VREF線路上將不會(huì)產(chǎn)生大的電壓波動(dòng)，因此，系統(tǒng)電壓將穩(wěn)定輸出。

3 仿真結(jié)果分析

基于改進(jìn)后的Layout圖，給系統(tǒng)加入自建激勵(lì)信號(hào)，參考電壓的仿真結(jié)果如圖5所示。

觀察仿真結(jié)果發(fā)現(xiàn)，電壓噪聲為15.28mV，噪聲波動(dòng)范圍大幅度降低。

4 結(jié)語(yǔ)

本文針對(duì)Sever產(chǎn)品電源設(shè)計(jì)中PWM周期信號(hào)對(duì)終端產(chǎn)生的噪聲問(wèn)題進(jìn)行了分析及仿真，通過(guò)仿真驗(yàn)證了理論分析的正確性，并提出了改進(jìn)方法。結(jié)合電路工作原理及產(chǎn)品設(shè)計(jì)規(guī)范確定了最終的改進(jìn)方法，即在PWM電源平面相鄰的GND平面上增加slot槽，使電壓噪聲信號(hào)改變傳遞路徑，將噪聲的大部分電能量將轉(zhuǎn)化成熱能量消耗掉。改版仿真結(jié)果表明，在噪聲源和敏感點(diǎn)之間增加slot的槽，可以大幅降低噪聲干擾，提高電源系統(tǒng)的穩(wěn)定性。

參考文獻(xiàn)

[1]Eric Bogatin. Signal Integrity：Simplified [M]. America： Prentice HallPTR.2003.

[2]Stephen H. Hall， Garrett W. Hall， JamesA. McCall. High-Speed Digital SystemDesign： A Handbook of Interconnect Theoryand Design Practices [M]. America： JohnWiley & Sons， Inc.2000.

[3]Howard Johnson， Martin Graham.High-Speed Digital Design： A Handbook ofBlack Magic [M]. America： Pearson Education Inc，1993.