用反相器實(shí)現(xiàn)積分的低壓低功耗級(jí)聯(lián)型ΔΣ調(diào)制器

李吉軍, 張瑞智, 孫權(quán), 張鴻

(西安交通大學(xué)微電子學(xué)院, 710049, 西安)

模數(shù)轉(zhuǎn)換器(ADC)作為模擬信號(hào)與數(shù)字系統(tǒng)間的橋梁,其精度通常決定了所在電子系統(tǒng)的性能[1]。ΔΣ ADC利用過采樣和噪聲整形實(shí)現(xiàn)極高的轉(zhuǎn)換精度[2],在傳感器接口、信號(hào)測(cè)量、無(wú)線通信和生物醫(yī)療等方面均有廣泛的應(yīng)用[3]。通常,ΔΣ ADC對(duì)元件的匹配度要求遠(yuǎn)低于其他奈奎斯特ADC[4],適用于互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)工藝[5]。

ΔΣ ADC由ΔΣ調(diào)制器和一個(gè)數(shù)字抽取濾波器組成[6],為了提高ADC的轉(zhuǎn)換精度,傳統(tǒng)級(jí)聯(lián)型結(jié)構(gòu)將多個(gè)低階調(diào)制器級(jí)聯(lián)起來(lái),再加入數(shù)字抵消邏輯,既具有高階整形效果,又能保證系統(tǒng)的穩(wěn)定性[7]。該結(jié)構(gòu)中模擬域與數(shù)字域傳輸函數(shù)間的失配會(huì)導(dǎo)致量化噪聲泄漏和調(diào)制器精度下降,需要用增益很高的運(yùn)算放大器(OTA)實(shí)現(xiàn)積分,以保證傳遞函數(shù)的精確性[8]。然而,采用高增益OTA會(huì)增加調(diào)制器整體功耗和硬件開銷[9]。帶有部分級(jí)間反饋的級(jí)聯(lián)結(jié)構(gòu),可以僅在模擬域構(gòu)造信號(hào)和噪聲傳遞函數(shù),大大降低了對(duì)電路的匹配性和OTA增益的要求[10]。

為了進(jìn)一步降低調(diào)制器電源電壓和功耗,本文在帶有級(jí)間反饋的級(jí)聯(lián)結(jié)構(gòu)基礎(chǔ)上,采用低增益C類反相器替代OTA實(shí)現(xiàn)了偽差分自校準(zhǔn)積分器,大大降低了電路的工作電壓和功耗。另外,本文還對(duì)放大器有限增益對(duì)調(diào)制器的影響進(jìn)行了詳細(xì)的數(shù)學(xué)分析,為調(diào)制器設(shè)計(jì)提供了理論依據(jù)。調(diào)制器采用0.5 μm CMOS工藝設(shè)計(jì),仿真結(jié)果表明,調(diào)制器可以工作在1.4 V的低電源電壓下,并以極低的功耗實(shí)現(xiàn)近100 dB的信噪失真比(SNDR)。

1 OTA增益對(duì)量化噪聲的影響分析

OTA增益決定了模擬積分器精度,進(jìn)而影響調(diào)制器中量化噪聲的整形效果。本章分別對(duì)傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)和帶級(jí)間反饋的級(jí)聯(lián)結(jié)構(gòu)中OTA增益的影響進(jìn)行分析和對(duì)比,為調(diào)制器設(shè)計(jì)提供理論依據(jù)。

1.1 傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)

典型的級(jí)聯(lián)結(jié)構(gòu)調(diào)制器包含由積分器構(gòu)成的濾波環(huán)路、量化器和數(shù)字抵消邏輯[11]。以兩級(jí)級(jí)聯(lián)的調(diào)制器為例,輸入信號(hào)X經(jīng)過第1級(jí)調(diào)制器的信號(hào)傳遞函數(shù)HSTF1處理,通過量化器Q1產(chǎn)生第1級(jí)的數(shù)字輸出Y1,其量化噪聲E1被噪聲傳遞函數(shù)HNTF1整形;第2級(jí)調(diào)制器以E1為輸入,處理過程與第1級(jí)相似,并得到輸出Y2;兩級(jí)的輸出結(jié)果Y1和Y2再經(jīng)過數(shù)字抵消邏輯處理得到最終結(jié)果Y,如圖1所示。

HSTF1、HSTF2:信號(hào)傳遞函數(shù); HNTF1、HNTF2:噪聲傳遞函數(shù);Q1、Q2:量化器; HD1、HD2:數(shù)字抵消邏輯的傳遞函數(shù); E1、E2:量化噪聲; Y1、Y2:數(shù)字輸出碼; X、Y:調(diào)制器的輸入和輸出圖1 傳統(tǒng)兩級(jí)級(jí)聯(lián)調(diào)制器

經(jīng)過推導(dǎo),調(diào)制器輸出Y可以表示為

Y=HD1Y1+HD2Y2=HD1HSTF1X+

(HD1HNTF1-HD2HSTF2)E1-HD2HNTF2E2

(1)

如果調(diào)制器傳遞函數(shù)與HD1和HD2存在以下關(guān)系

則有

Y=HSTF1HSTF2X-HNTF1HNTF2E2

(3)

即E1被完全消除,僅有經(jīng)過高階整形的E2出現(xiàn)在調(diào)制器輸出中。通常,信號(hào)傳遞函數(shù)僅對(duì)輸入信號(hào)產(chǎn)生幾個(gè)周期的延時(shí),而量化噪聲則經(jīng)過Li階整形。因此,將兩級(jí)的信號(hào)傳遞函數(shù)和噪聲傳遞函數(shù)分別選擇為

式中:Li為第i級(jí)調(diào)制器的階數(shù)。代入式(3)得到最終輸出

Y=z-LiX-(1-z-1)LiE2

(5)

基于白噪聲假設(shè)和z=ej2πf/fs的基本z變換公式,對(duì)于Li階理想級(jí)聯(lián)型調(diào)制器,信號(hào)帶內(nèi)量化噪聲功率(PIBN)為[12]

式中:M表示過采樣率。式(6)是一個(gè)通用表達(dá)式,不針對(duì)特定結(jié)構(gòu),因此沒有出現(xiàn)調(diào)制器系數(shù)和量化器增益。為了衡量積分器中OTA有限增益的影響,需要計(jì)算放大器輸出電壓與其增益的關(guān)系,借助圖2中考慮OTA有限增益的開關(guān)電容模型,可以得到積分器第n個(gè)周期的輸出電壓

Vi1～Vin:輸入電壓; Vo:輸出電壓; CSi、CI、CP:采樣電容、積分電容、寄生電容; Ф1、Ф2:兩相不交疊時(shí)鐘; A:OTA增益圖2 考慮OTA有限增益的開關(guān)電容積分器模型

對(duì)式(7)進(jìn)行z變換,可以得到積分器輸入電壓與輸出電壓在z域的關(guān)系

Vo(z)=

式中

式(8)表明,OTA的有限直流增益將使積分器出現(xiàn)增益誤差和相位誤差。不考慮具體積分系數(shù),即令

得到積分器傳遞函數(shù)HITF(z)的表達(dá)式

則調(diào)制器的信號(hào)傳遞函數(shù)和噪聲傳遞函數(shù)為

式(12)表明,OTA有限增益將導(dǎo)致E1泄漏至輸出端,嚴(yán)重影響調(diào)制器整體性能。根據(jù)式(8),可將調(diào)制器帶內(nèi)量化噪聲功率重新計(jì)算為

式中:L1和L2分別為兩級(jí)調(diào)制器的階數(shù),且L1+L2=L。可以看到,量化噪聲同時(shí)受到M和A的影響。為了使實(shí)際量化噪聲功率接近式(6)的理想情況,即將其抑制到1/M2L+1的數(shù)量級(jí),第1級(jí)調(diào)制器OTA的直流增益至少需要達(dá)到ML+1,第2級(jí)調(diào)制器OTA的直流增益與M數(shù)量級(jí)一致即可。這一結(jié)果證明了傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)需要高增益放大器來(lái)抑制模擬域傳遞函數(shù)與數(shù)字域傳遞函數(shù)失配引起的量化噪聲泄漏。

1.2 帶級(jí)間反饋的級(jí)聯(lián)結(jié)構(gòu)

在傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)中引入部分級(jí)間反饋,即將第2級(jí)調(diào)制器的輸出反饋到第1級(jí)調(diào)制器的環(huán)路中,能克服傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)的缺點(diǎn),并可去除數(shù)字抵消邏輯,如圖3所示。調(diào)制器整體輸出結(jié)果為

Y=HSTF1X-HNTF1HNTF2E2+HNTF1(1-HSTF2)E1

(14)

對(duì)比式(14)與式(3)可知,帶有級(jí)間反饋的級(jí)聯(lián)結(jié)構(gòu)的輸出中多了一個(gè)與E1有關(guān)的項(xiàng)HNTF1(1-HSTF2)E1。令HSTF2=1,可將E1完全消除?？紤]到實(shí)際電路中實(shí)現(xiàn)無(wú)延遲傳遞函數(shù)的難度,重新選擇HNTF2=1-HSTF2,則得到輸出結(jié)果

Y=HSTF1X-HNTF1HNTF2E2+HNTF1HNTF2E1=

z-L1-(1-z-1)L1+L2E2+(1-z-1)L1+L2E1

(15)

輸出中包含延時(shí)的輸入信號(hào)和經(jīng)過同樣高階整形的兩級(jí)調(diào)制器量化噪聲。其帶內(nèi)量化噪聲功率為

式(16)表明,兩級(jí)調(diào)制器貢獻(xiàn)的量化噪聲相同[10]?？紤]OTA有限直流增益的影響后量化噪聲功率為

式(17)表明,只需要調(diào)制器中OTA增益大致與M在同一數(shù)量級(jí),即可將量化噪聲功率抑制到接近式(16)給出的理想情況。

圖3 帶級(jí)間反饋的兩級(jí)級(jí)聯(lián)調(diào)制器

為了驗(yàn)證上述分析,分別對(duì)2種結(jié)構(gòu)進(jìn)行了建模和仿真。2種結(jié)構(gòu)采用相同的參數(shù)(L1=2,L2=2,L=4),過采樣率都為128。仿真結(jié)果表明,級(jí)間反饋結(jié)構(gòu)大致需要40 dB的直流增益即可獲得大于100 dB的信噪失真比,而傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)需要80 dB以上的直流增益才能使信噪失真比達(dá)到相同的水平,如圖4所示。

圖4 2種級(jí)聯(lián)結(jié)構(gòu)的增益要求

2 調(diào)制器電路設(shè)計(jì)

級(jí)間反饋結(jié)構(gòu)降低了積分器中放大器的增益要求,本文中的2級(jí)(4階)級(jí)聯(lián)調(diào)制器采用反相器實(shí)現(xiàn)積分功能,包括分別由4個(gè)反相器構(gòu)成的偽差分積分器、2個(gè)單比特量化器(Q1、Q2)、數(shù)模轉(zhuǎn)換器(DAC)和時(shí)鐘電路,其整體結(jié)構(gòu)如圖5所示。其中,a1～a4為調(diào)制器系數(shù)。

圖5 用反相器實(shí)現(xiàn)積分的級(jí)聯(lián)型調(diào)制器結(jié)構(gòu)

2.1 采用反相器的自校準(zhǔn)積分器

基于反相器的積分器是本文調(diào)制器的核心模塊。為了降低調(diào)制器的電源電壓和整體功耗,采用C類反相器替代OTA構(gòu)造積分器,并在采樣時(shí)鐘Φ1和積分時(shí)鐘Φ2控制下工作,如圖6所示。DAC模塊可以借助積分器的開關(guān)電容網(wǎng)絡(luò)實(shí)現(xiàn)信號(hào)反饋。

CS、CI、CC、CM:采樣電容、積分電容、補(bǔ)償電容、共模檢測(cè)電容;Vip、Vin:差動(dòng)輸入電壓的正、負(fù)極; Vop、Von:差動(dòng)輸出電壓的正、負(fù)極; VCM:共模電壓; VG+、VG-:虛地點(diǎn)電壓; VX+、VX-:反相器輸入端電壓; VOFF:失調(diào)電壓; VCI:積分電容兩側(cè)電壓圖6 采用反相器的偽差分自校準(zhǔn)積分器

反相器不能提供類似OTA中的虛地,在形成閉環(huán)回路時(shí),其輸入端存在失調(diào)電壓VOFF,其計(jì)算公式如下

失調(diào)電壓VOFF會(huì)導(dǎo)致CS轉(zhuǎn)移到CI的電荷量出現(xiàn)誤差,影響積分精度和調(diào)制器性能,因此需要校準(zhǔn)。本文的偽差分結(jié)構(gòu)積分器可實(shí)現(xiàn)失調(diào)電壓的自校準(zhǔn)。本文采用0.5 μm CMOS工藝,NMOS和PMOS的閾值電壓分別為VTHN=724 mV和VTHP=-712 mV,選擇電源電壓VDD=VTHN+|VTHP|,即1.4 V時(shí),推挽互補(bǔ)結(jié)構(gòu)的CMOS反相器偏置在強(qiáng)反型區(qū)與弱反型區(qū)邊界,可以獲得較優(yōu)的直流增益和增益帶寬積折中,反相器作為AB類運(yùn)放工作[13]。以偽差分結(jié)構(gòu)的正端為例分析:在Φ1時(shí)鐘相,采樣電容CS對(duì)輸入電壓采樣,補(bǔ)償電容CC對(duì)失調(diào)電壓VOFF采樣,共模檢測(cè)電容CM上的電荷完全泄放,VX大致在共模電壓(0.7 V)附近,N型晶體管(NMOS)和P型晶體管(PMOS)偏置在亞閾值區(qū)邊界,靜態(tài)功耗很小。Φ2時(shí)鐘相的起始時(shí)刻,CS下極板接地,VX+跳變至VOFF-Vip,反相器中一只晶體管進(jìn)入強(qiáng)反型區(qū),另一只完全截止,Φ2時(shí)鐘相內(nèi),CS上的電荷開始轉(zhuǎn)移至CI,VX逐漸回到VOFF,反相器回到亞閾值偏置狀態(tài);電荷轉(zhuǎn)移過程結(jié)束后,由于反相器仍然處于閉環(huán)狀態(tài),其輸入端失調(diào)電壓保持為VOFF,而CC沒有電荷泄放通路,儲(chǔ)存在該CC上的電荷不變,加在CC兩端的電壓VOFF也不變,這會(huì)強(qiáng)制VG成為“信號(hào)地”,CS上的電荷完全轉(zhuǎn)移至積分電容CI;同時(shí),CM對(duì)Vop和Von采樣,并將開關(guān)電容電路的運(yùn)算結(jié)果輸出至VG,完成共模反饋。

實(shí)際積分器電路中采用共源共柵結(jié)構(gòu)的C類反相器,即在基本反相器MN1和MP1的基礎(chǔ)上增加一對(duì)共源共柵管MN2和MP2,以保證反相器增益達(dá)到40 dB,如圖7所示。

(a)基本反相器 (b)共源共柵結(jié)構(gòu)反相器VDD、GND:電源電壓和電源地圖7 基本反相器與共源共柵結(jié)構(gòu)反相器

2.2 時(shí)鐘電路

積分器需要在兩相不交疊時(shí)鐘控制下工作,由于電源電壓較低,需要使用時(shí)鐘自舉電路將時(shí)鐘抬高,以保證CMOS開關(guān)充分導(dǎo)通,減少導(dǎo)通電阻對(duì)電路的影響[14]。

本文采用的時(shí)鐘自舉電路如圖8所示,低電壓域的兩相不交疊時(shí)鐘a1和a2控制自舉電路,將C1和C2上極板電壓抬高一個(gè)VDD,輸出高電壓域的兩相不交疊時(shí)鐘Φ1和Φ2。需要注意的是,MP5和MP7的源端電壓高于VDD,其襯底要接自身源端才能正常工作。

MN4～MN9:NMOS晶體管; MP4～MP7:PMOS晶體管;C1、C2:自舉電容; a1、a2:低壓域兩相不交疊時(shí)鐘;Ф1、Ф2:高電壓域兩相不交疊時(shí)鐘圖8 本文采用的時(shí)鐘自舉電路

3 仿真結(jié)果

本文的調(diào)制器采用0.5 μm CMOS工藝設(shè)計(jì),由于采用反相器實(shí)現(xiàn)積分功能,電源電壓低于1.4 V時(shí),SNDR才出現(xiàn)較為顯著的惡化,如圖9所示。調(diào)制器的版圖核心面積858 μm×525 μm,如圖10所示。

圖9 不同電源電壓下調(diào)制器的信噪失真比

圖10 調(diào)制器版圖

采用Spectre對(duì)電路進(jìn)行仿真,調(diào)制器將輸入正弦信號(hào)的幅值信息調(diào)制成為2串?dāng)?shù)字碼流D1和D2。采樣頻率為1 MHz,輸入信號(hào)頻率為1 037.597 656 25 Hz時(shí),對(duì)D1和D2處理并進(jìn)行FFT分析,得到調(diào)制器的輸出頻譜,如圖11所示。

圖11 調(diào)制器動(dòng)態(tài)性能仿真結(jié)果

典型(tt)工藝角下,調(diào)制器信噪失真比峰值達(dá)到99.8 dB,有效位數(shù)16.29 bit;慢速(ss)、快速(ff)、NMOS慢PMOS快(sf)、NMOS快PMOS慢(fs)工藝角下,信噪失真比峰值分布范圍為95.1～98.3 dB,其中ss工藝角為最差情況,偏離tt工藝角3.7 dB。仿真結(jié)果表明,本文的調(diào)制器結(jié)構(gòu)在不同工藝角下SNDR曲線偏差不大,仿真結(jié)果受工藝波動(dòng)影響較小,具有較好的工藝魯棒性,不同工藝角下調(diào)制器SNDR隨輸入信號(hào)幅度的變化如圖12所示。

圖12 不同工藝角調(diào)制器信噪失真比隨輸入信號(hào)幅度的變化

調(diào)制器平均電流消耗58.6 μA,其性能采用綜合優(yōu)值(FOM)衡量[13]

式中:D表示調(diào)制器動(dòng)態(tài)范圍;B表示調(diào)制器信號(hào)帶寬;P表示調(diào)制器功耗。

表1總結(jié)了調(diào)制器的詳細(xì)性能參數(shù),并與近期相關(guān)文獻(xiàn)進(jìn)行了對(duì)比?？梢钥闯?本文調(diào)制器的精度優(yōu)勢(shì)明顯。另外,雖然本文采用的工藝相對(duì)落后,但由于采用了反相器實(shí)現(xiàn)積分功能,電源電壓較低,與其他采用先進(jìn)工藝的調(diào)制器相當(dāng),因此FOM具有一定優(yōu)勢(shì)。

表1 4種不同結(jié)構(gòu)調(diào)制器的性能總結(jié)與對(duì)比

4 總 結(jié)

本文設(shè)計(jì)了一種對(duì)放大器增益不敏感的級(jí)聯(lián)型低壓低功耗調(diào)制器,并采用C類反相器替代OTA實(shí)現(xiàn)積分功能,顯著降低了電源電壓和功耗。電路采用0.5 μm CMOS工藝設(shè)計(jì)。仿真結(jié)果表明,調(diào)制器的有效位數(shù)達(dá)到16位,平均電流消耗為58.6 μA,版圖核心面積為858 μm×525 μm,FOM為177 dB。