基于雙交叉耦合電容反饋的超低功耗高線性LNA

李相敏，康 壯

(長(zhǎng)江大學(xué)文理學(xué)院，湖北 荊州 434020)

0 引 言

反饋的基本作用是利用反饋路徑上的線性有源器件，來(lái)糾正電路正向路徑上的非線性有源器件產(chǎn)生的非線性。反饋是模擬和射頻電路中的一種提高線性度的有效方法，然而，在射頻領(lǐng)域，反饋可能引起諧波反饋分量，惡化電路的線性度。在低頻領(lǐng)域，諧波反饋分量通常被高環(huán)路增益所抑制，然而，在射頻領(lǐng)域，由于開(kāi)環(huán)增益已經(jīng)很低，較難取得高環(huán)路增益。例如，在共源電路結(jié)構(gòu)中，采用源極退化電感實(shí)現(xiàn)的電壓電流反饋技術(shù)，并不能提高輸入三階截止點(diǎn)IIP3性能，這是因?yàn)樵礃O退化電感在放大晶體管的源端產(chǎn)生二次諧波分量，通過(guò)晶體管柵源間電容反饋回輸入端口，與原始信號(hào)相混合轉(zhuǎn)換成三階交調(diào)分量IMD3，退化了電路的IIP3[1-5]，在許多射頻反饋電路中都存在此類現(xiàn)象[6-7]。

在本文中，首先在線性度改善方面討論了射頻反饋技術(shù)，并且提出在全差分共柵放大器中采用雙電容反饋技術(shù)。第一個(gè)反饋環(huán)路用于增強(qiáng)電路的跨導(dǎo)gm，所采用的技術(shù)即是交叉耦合共柵(CCCG)結(jié)構(gòu)，同時(shí)可實(shí)現(xiàn)高增益和低噪聲。另一個(gè)反饋環(huán)路在晶體管的源漏兩級(jí)之間采用CCCG技術(shù)實(shí)現(xiàn)電壓電流反饋，尤其，第一個(gè)反饋環(huán)路在增強(qiáng)基波信號(hào)的同時(shí)，可以減弱二次諧波信號(hào)的放大，因而減小了影響IIP3性能的二次諧波信號(hào)，這就可以利用第二個(gè)反饋環(huán)路來(lái)實(shí)現(xiàn)IIP3的提高。

1 電路設(shè)計(jì)及理論分析

1.1 反饋和IIP3

反饋系統(tǒng)的三階互調(diào)失真截止點(diǎn)AIP3cl為[8]：

(1)

式中，b1為閉環(huán)線性增益，b3為閉環(huán)三階非線性系數(shù)，a1、a2和a3分別為開(kāi)環(huán)線性增益、開(kāi)環(huán)二階非線性系數(shù)和開(kāi)環(huán)三階非線性系數(shù)，T為反饋環(huán)路增益。由上式可見(jiàn)，AIP3cl不僅與開(kāi)環(huán)放大器的三階非線性有關(guān)，還取決于開(kāi)環(huán)放大器的二階非線性。

在低頻電路中，獲得較高的環(huán)路增益并不困難，因此可以抑制二階交調(diào)失真的影響，然而，在射頻領(lǐng)域，較難取得高環(huán)路增益，結(jié)果導(dǎo)致即使采用了反饋技術(shù)，也較難取得較高的IIP3[9]，因此，本文需要仔細(xì)研究二階交調(diào)對(duì)IIP3的影響。

1.2 交叉耦合共柵結(jié)構(gòu)

圖1給出了一種傳統(tǒng)的交叉耦合共柵(CCCG)拓?fù)浣Y(jié)構(gòu)，CCCG結(jié)構(gòu)將漏極熱噪聲降低一半，并且通過(guò)提高跨導(dǎo)的方式使電路增益增加一倍[10-11]，CCCG結(jié)構(gòu)的另一個(gè)特性是通過(guò)交叉耦合的結(jié)構(gòu)降低二階交調(diào)量。

圖1 傳統(tǒng)交叉耦合共柵放大器電路圖

圖2 交叉耦合共柵電路的正向反饋原理

圖2為CCCG結(jié)構(gòu)中基波信號(hào)和二次諧波信號(hào)正向反饋機(jī)制的示意圖，圖中，基波信號(hào)的輸出電流為：

ifund=gm(vin+A1vin)

(2)

二次諧波信號(hào)的輸出電流為：

i2nd=gm2(vin-A1vin)2

(3)

為了對(duì)CCCG結(jié)構(gòu)中的非線性進(jìn)行量化分析，我們采用圖3所示的等效半邊電路，推導(dǎo)出與CCCG結(jié)構(gòu)相關(guān)的如下參數(shù)表達(dá)式，例如閉環(huán)增益b1CCCG，開(kāi)環(huán)增益的一階系數(shù)a1CCCG、三階系數(shù)a3CCCG，環(huán)路增益TCCCG以及反饋系數(shù)FCCCG。

(4a)

(4b)

(4c)

(4d)

(4e)

其中，Rs為輸入源阻抗;2Cc/(Cc+Cgs)為跨導(dǎo)增強(qiáng)系數(shù)，如果Cc遠(yuǎn)大于Cgs，跨導(dǎo)增強(qiáng)系數(shù)近似為2。

圖3 交叉耦合共柵電路的等效半邊電路

由式(1)和式(4)可得，CCCG拓?fù)浣Y(jié)構(gòu)的三階互調(diào)失真截止點(diǎn)AIP3CCCG如下所示：

(5)

由式(4d)和式(5)可見(jiàn)，如果增加跨導(dǎo)gm，可以增大環(huán)路增益TCCCG，進(jìn)而提高AIP3CCCG。然而，環(huán)路增益不僅只與gm有關(guān)，還取決于輸入阻抗的函數(shù)值ZS，因而通過(guò)改變環(huán)路增益的方式提高線性度效果有限。

1.3 雙交叉耦合共柵結(jié)構(gòu)

本文為了克服上述缺陷，提出了在CCCG結(jié)構(gòu)中加入另一個(gè)反饋環(huán)路來(lái)改善線性度，即雙交叉耦合共柵(DCCG)結(jié)構(gòu)，如圖4所示。圖5給出了雙反饋環(huán)路的框圖，其中A為開(kāi)環(huán)放大器;f為反饋系數(shù);Si為輸入信號(hào);So為輸出信號(hào);Se為Si與(f1So+f2So)之間的差值。

圖4 提出的雙交叉耦合共柵放大器的電路圖

圖5 雙反饋系統(tǒng)原理框圖

由圖5可得輸出信號(hào)So可表示為：

(6a)

其中：

Se=Si-f1So-f2So

(6b)

該雙反饋系統(tǒng)具有如下的輸入輸出關(guān)系表達(dá)式：

(7a)

其中：

(7b)

(7c)

(7d)

式中，b1dual、b2dual和b3dual分別為閉環(huán)線性增益、二階非線性系數(shù)以及三階非線性系數(shù)，Tx為相應(yīng)環(huán)路的反饋環(huán)路增益。

由式(1)、式(7b)和式(7d)可得，雙反饋系統(tǒng)的三階互調(diào)失真截止點(diǎn)AIP3dual如下所示：

(8)

由式(1)和式(8)可見(jiàn)，雙反饋系統(tǒng)的環(huán)路增益為兩個(gè)反饋系統(tǒng)環(huán)路增益之和，因而，DCCG結(jié)構(gòu)可以通過(guò)增加總體環(huán)路增益的方式提高線性度，遠(yuǎn)優(yōu)于CCCG結(jié)構(gòu)。

圖6給出了DCCG結(jié)構(gòu)的等效半邊電路，以用于計(jì)算反饋電路相關(guān)參數(shù)，DCCG結(jié)構(gòu)的反饋電路相關(guān)參數(shù)如下所示：

(9a)

(9b)

(9c)

(9d)

(9e)

式中，b1DCCG為DCCG結(jié)構(gòu)閉環(huán)增益;a1CCCG和a3CCCG分別為開(kāi)環(huán)增益的一階系數(shù)、三階系數(shù);TCCCG為環(huán)路增益;FCCCG為反饋系數(shù);Cf為晶體管漏源間反饋電容。如果輸入源阻抗Rs遠(yuǎn)小于1/jωCf，由式(9)可推得DCCG拓?fù)浣Y(jié)構(gòu)的三階互調(diào)失真截止點(diǎn)AIP3DCCG可簡(jiǎn)化為：

AIP3DCCG≈

(10)

由式(5)和式(10)可見(jiàn)，由于DCCG結(jié)構(gòu)將環(huán)路增益增高到(1+2jωCfZload)/ (1+jωCfZload)倍，因而將AIP3提高到[(1+2jωCfZload)/ (1+jωCfZload)]3/2倍，進(jìn)一步改善了電路線性度。

圖6 提出的DCCG放大器的等效半邊電路

2 芯片實(shí)現(xiàn)與測(cè)試結(jié)果

基于SMIC 0.18 μm CMOS工藝，對(duì)本文所提出的LNA進(jìn)行流片實(shí)現(xiàn)并測(cè)試驗(yàn)證。圖7所示即為該LNA的芯片照片，電路核心大小為1.03 mm2，圖8給出了增益S21、輸入匹配參數(shù)S11和輸出匹配參數(shù)S22的測(cè)試結(jié)果，在2.4 GHz工作頻率下的增益為18 dB，輸入輸出匹配參數(shù)均低于-10 dB。圖9給出了噪聲系數(shù)NF的測(cè)試結(jié)果，在2.4 GHz頻率下，NF為2.02 dB。圖10所示為輸入三階截止點(diǎn)IIP3的測(cè)試結(jié)果，在2.4 GHz頻率下，IIP3高達(dá)8.3 dBm，實(shí)現(xiàn)了較高的線性度，并且該芯片在1.1 V電壓供電下功耗僅為2.5 mW。綜合性能指標(biāo)優(yōu)于以往文獻(xiàn)所報(bào)道的測(cè)試結(jié)果[9,12]，文獻(xiàn)[9]和[12]所設(shè)計(jì)電路取得的IIP3分別為-7.5 dBm和-0.5 dBm，與本文的8.3 dBm的高線性度相比相差甚遠(yuǎn)，LNA位于系統(tǒng)接收機(jī)的最前級(jí)，需要一個(gè)較高的線性度接收來(lái)自天線的射頻信號(hào)，本文所設(shè)計(jì)的8.3 dBm的高線性度完全滿足此需要，另外文獻(xiàn)[9]和[12]所報(bào)道電路的噪聲系數(shù)分別為6 dB和2.7 dB，也略遜于本文所取得的2.02 dB的低噪聲系數(shù)，位于系統(tǒng)接收機(jī)最前端的LNA直接決定了整個(gè)接收機(jī)的噪聲性能，因此LNA的噪聲系數(shù)越小越好。

圖7 LNA的芯片照片

圖8 S21、S11和S22的測(cè)試結(jié)果

圖9 噪聲系數(shù)NF的測(cè)試結(jié)果

圖10 輸入三階截止點(diǎn)IIP3的測(cè)試結(jié)果

3 結(jié) 語(yǔ)

本文提出的LNA在CCCG結(jié)構(gòu)中采用基于電容反饋的雙反饋環(huán)路，以在不影響其他性能的前提下，改善電路的線性度。CCCG結(jié)構(gòu)不僅增強(qiáng)了基波頻率的跨導(dǎo)，改善了增益和噪聲性能，而且通過(guò)反饋方式抑制了二次諧波信號(hào)，改善了線性度，在此基礎(chǔ)上引入DCCG結(jié)構(gòu)，在晶體管源漏間引入電容反饋，進(jìn)一步提高電路的線性度。

基于SMIC 0.18 μm CMOS工藝，對(duì)本文所提出的LNA進(jìn)行流片實(shí)現(xiàn)并測(cè)試驗(yàn)證。測(cè)試頻率為2.4 GHz，測(cè)試結(jié)果表明該LNA在較低功耗下實(shí)現(xiàn)了較優(yōu)的性能，在僅消耗2.5 mW功耗的前提下，取得了18 dB的增益，2.02 dB的噪聲系數(shù)，8.3 dBm的輸入三階截止點(diǎn)IIP3，同時(shí)輸入輸出匹配良好，綜合性能指標(biāo)達(dá)到國(guó)內(nèi)外先進(jìn)行列。