利用FPGA實現(xiàn)脈沖壓縮的方法研究

姜文博

（陜西長嶺電子科技有限責(zé)任公司，陜西 寶雞 721006）

0 引 言

現(xiàn)代雷達(dá)特別是固態(tài)源雷達(dá)，由于其發(fā)射機(jī)峰值功率較小，為了增大雷達(dá)的作用距離，必須增加發(fā)射信號的時寬，但會降低信號的帶寬和雷達(dá)的距離分辨率。為了解決雷達(dá)作用距離與雷達(dá)距離分辨率之間的這種矛盾，脈沖壓縮技術(shù)被提出，并得到了廣泛研究和應(yīng)用。雷達(dá)信號的脈沖壓縮技術(shù)，是指雷達(dá)通過發(fā)射大時寬脈沖信號保證雷達(dá)的作用距離，并在大時寬脈沖中調(diào)制大帶寬信號，在接收時通過對大帶寬信號進(jìn)行匹配濾波得到小時寬脈沖來提高雷達(dá)距離分辨率。利用脈沖壓縮處理的信號波形有很多，如調(diào)相信號、非線性調(diào)頻信號和線性調(diào)頻信號等。在各種利用脈沖壓縮處理的信號波形中，線性調(diào)頻作為一種具備產(chǎn)生簡單、多普勒特性不敏感等優(yōu)點的信號被雷達(dá)大量使用。

1 脈沖壓縮原理

信號的脈沖壓縮處理是基于匹配濾波的原理實現(xiàn)的。設(shè)信號為：

n(t)為高斯白噪聲，均值為0，自相關(guān)函數(shù)為Rn(τ)=N0δ(τ)/2，功率譜密度為 N0/2。

對應(yīng)的匹配濾波器的時域表達(dá)式為：

匹配濾波器的作用是對輸入信號x(t)進(jìn)行相關(guān)運(yùn)算。在t=t0時刻，信號各頻譜分量同相疊加得出相關(guān)峰值。由于與輸入信號中的s(t)具備強(qiáng)相關(guān)特性，與高斯白噪聲n(t)之間沒有相關(guān)性，因此最大輸出功率只與信號能量有關(guān)。匹配濾波器的這種相關(guān)特性，可以在高斯白噪聲中檢測出確定信號，是以輸出信噪比最大為準(zhǔn)則的最優(yōu)接收機(jī)[1]?；谶@個特性，匹配濾波器在許多場合都是最佳的處理器，有著極其廣泛的應(yīng)用。本文討論的脈沖壓縮技術(shù)，就是基于匹配濾波器進(jìn)行討論的。

脈沖壓縮時會產(chǎn)生旁瓣，而旁瓣隨著離主瓣的間隔x按1/x的規(guī)律衰減，旁瓣的零點間隔為1/B。在多個目標(biāo)情況下，這些旁瓣會淹沒在其他微弱目標(biāo)中，使得目標(biāo)無法分辨。因此，必須將其抑制，以提高小目標(biāo)的辨別能力。旁瓣抑制利用在信號傳輸通路上以加權(quán)實現(xiàn)。加權(quán)可以在頻域、幅域和相域上操作，加權(quán)的位置可以是射頻、中頻和視頻。由于是利用匹配濾波器處理線性調(diào)頻信號，所以在匹配濾波器上進(jìn)行加權(quán)。加權(quán)系數(shù)選擇Hamming窗函數(shù)，其最高旁瓣電平為-43 dB，歸一化主瓣寬度為1.30 dB，最大信噪比損失為3.1 dB。通過Matlab仿真可以得出脈壓結(jié)果，主副比大概為42 dB。

2 脈沖壓縮實現(xiàn)

采用時域卷積的方法實現(xiàn)匹配濾波，從而得到脈沖壓縮結(jié)果。利用FPGA實現(xiàn)脈沖壓縮的系統(tǒng)結(jié)構(gòu)，如圖1所示。

圖1 脈沖壓縮系統(tǒng)結(jié)構(gòu)

在一個實際的例子中，輸入信號的中頻為150 MHz，信號帶寬為40 MHz。

在A/D采集時，根據(jù)帶通采樣定理，選擇4/5的中頻頻率作為A/D的采樣頻率，即為120 MHz。如此，DDC時，對于I路本振系數(shù)變?yōu)?、0、-1、0的循環(huán)序列，Q路本振系數(shù)變?yōu)?、-1、0、1的循環(huán)序列。這樣就不需要DDS和乘法器做混頻，減少了系統(tǒng)的復(fù)雜度。

在DDC中，對于I、Q兩路的低通濾波器，選擇FIR濾波器。采用xilinx公司提供的FIR ip核，可以很方便實現(xiàn)FIR濾波器。首先，應(yīng)用Matlab的fdatool工具，生成一個采樣率120 MHz、通帶20 MHz、阻帶21 MHz、阻帶衰減80 dB、通帶平坦度0.1 dB的FIR濾波器系數(shù)；然后量化為16 bit，導(dǎo)出coe文件。利用VIVADO軟件左側(cè)IP Catalog按鈕打開IP Catalog界面，然后在Digital Signal Processing子項Filters中找到FIR Compiler，雙擊鼠標(biāo)左鍵打開。FIR核第一頁Filter Options設(shè)置，Component Name本欄填寫IP核的名字。Select Source本欄有兩個選項，其中一個為Vector，選擇Vector要求Coefficient Vector中填寫濾波器各個系數(shù)，另一個是COE File，選擇時要在Coefficient File中選擇濾波器系數(shù)文件。在此，選擇濾波器系數(shù)文件方法，文件是在MATLAB中生成的coe文件。Filter Type本項選擇Single Rate，其余項默認(rèn)。FIR核第二頁Channel Specification設(shè)置，Select Format本項選擇Frequency Specification；Input Sampling Frequency（MHz）本欄填寫信號輸入速率，本例中信號采樣率為120 MHz，所以此處填寫120；Clock Frequency（MHz）本欄填寫IP核運(yùn)行頻率，本例選擇240 MHz，為信號采樣率的2倍；其余項默認(rèn)。FIR核第三頁Implementation設(shè)置，Input Data Type本項選擇Signed有符號數(shù)輸入；Input Data Width本欄填寫輸入數(shù)據(jù)寬度，為16位；Input Data Fractional Bits本欄填寫輸入數(shù)據(jù)中的小數(shù)位個數(shù)，為0；Output Rounding Mode本欄選擇Truncate LSBs，截掉輸出數(shù)據(jù)低位；Output Width本欄填寫輸出數(shù)據(jù)位寬，為24位[2]。濾波器系數(shù)為16位有符號數(shù)。輸入數(shù)據(jù)為不大于24的無符號數(shù)或者不大于25的有符號數(shù)時，每一級乘法所用的乘法器為1個，所以考慮到下一級脈沖壓縮時的輸入數(shù)據(jù)位寬，此處設(shè)定輸出數(shù)據(jù)位寬為24；其余項默認(rèn)。FIR核第四頁Detailed Implementation設(shè)置，Goal本項為綜合方式。為了保證性能，選擇Speed，運(yùn)行速度優(yōu)先。如果資源緊張，可以選擇Area，以節(jié)省硬件資源。FIR核第五頁Interface設(shè)置為默認(rèn)項。

脈壓匹配濾波器配置類似于DDC中的低通濾波器，其更改的地方為FIR核第一、二頁Coefficient File中選擇系數(shù)文件為仿真過程中生成的匹配濾波器系數(shù)文件；FIR核第二頁Channel Specification設(shè)置中Input Sampling Frequency中填寫60 MHz，原因是對信號做了2倍抽取，信號頻率由120 MHz降到60 MHz；FIR核第三頁Implementation設(shè)置中Output Width數(shù)據(jù)位寬填寫31，由于從IP核中輸出的數(shù)據(jù)要做加減法后變?yōu)?2位數(shù)據(jù)。

做完匹配濾波后，對輸出的I、Q通道求模；采用CORDIC核，核執(zhí)行的是CORDIC算法。在第一頁設(shè)置中，F(xiàn)unctional Selection選擇Translate；Input width選擇32，Output width選擇32。最后，輸出結(jié)果如圖2所示。

3 結(jié) 論

從結(jié)果上看，脈壓結(jié)果脈壓峰值明顯，基本符合Matlab仿真結(jié)果。系統(tǒng)處理5 μs時寬、40 MHz帶寬的線性調(diào)頻信號時，延時為6.6 μs，處理延時小，可以快速得出結(jié)果。受限于FPGA的運(yùn)行頻率，本文方法對帶寬200 MHz以下的信號處理，在程序結(jié)構(gòu)、處理延時以及處理速度上有優(yōu)勢，適用于開發(fā)周期短、可靠性要求高的領(lǐng)域，而對于大時寬帶寬信號還需要利用頻域處理方法進(jìn)行處理。

圖2 脈沖壓縮結(jié)果

[1] 陳伯孝.現(xiàn)代雷達(dá)系統(tǒng)分析與設(shè)計[M].西安：西安電子科技大學(xué)出版社，2012.

[2] 胡曉軍，倪震明.基于FPGA的雷達(dá)脈沖壓縮系統(tǒng)設(shè)計制導(dǎo)與引信[J].今日電子，2007，28（1）：53-56.