基于（100）硅的MEMS微型超級電容器電極結(jié)構(gòu)設(shè)計

賈翠萍，楊夢圓，薛 鑫，王 維，澎 湃

隨著MEMS技術(shù)和MEMS加工水平的不斷發(fā)展，高比容量和小體積MEMS超級電容器得以實現(xiàn).相比于普通超級電容器，基于MEMS工藝的超級電容器具有微型化、智能化和集成化的優(yōu)點，可以提高器件設(shè)計系統(tǒng)的可靠性和穩(wěn)定性，并且與CMOS工藝兼容，廣泛運用于MEMS系統(tǒng)、微能源以及物聯(lián)網(wǎng)技術(shù)等領(lǐng)域中［1］.

微型超級電容器的空間有限，常規(guī)的二維基底平面電極結(jié)構(gòu)導(dǎo)致儲存的能量非常有限.因此，必須在微型超級電容器有限的空間內(nèi)盡可能多地增加電極表面積，以提高超級電容器的能量密度.利用先進的MEMS加工工藝技術(shù)（如LIGA技術(shù)［2］、DRIE［3］）可以制造高深寬比、大比表面積三維硅基微結(jié)構(gòu)，設(shè)計一系列微結(jié)構(gòu)超級電容器，如通過DRIE技術(shù)在整片硅晶圓上制備三維叉指結(jié)構(gòu)電極［4］，利用SU-8膠制備深U型的三維微電極結(jié)構(gòu)［5］，ICP技術(shù)刻蝕硅形成深槽制作三維結(jié)構(gòu)［6］等，這些微結(jié)構(gòu)超級電容器可以有效提高電容器容量體積比，提升超級電容器性能.但這些三維電極結(jié)構(gòu)制備工藝復(fù)雜，成本較高，并且側(cè)壁接近于垂直，對于后續(xù)沉積功能薄膜等工藝要求較高.因此，如何設(shè)計和制造工藝簡單、成本低但比表面積較大的三維微型超級電容器成為人們關(guān)注的焦點.

基于此，本文基于硅的各向異性腐蝕特性，進行硅加工的方法，在（100）硅片上設(shè)計制作鋸齒形三維電極陣列結(jié)構(gòu)以增大電極表面積，提出基于（110）硅的MEMS微型超級電容器電極結(jié)構(gòu)，相比于其他三維電極結(jié)構(gòu)制作方法，該方法簡單易行，制作成本低，并且可與其他傳感器元件集成，更容易實現(xiàn)MEMS器件的集成化.

1 鋸齒形三維電極結(jié)構(gòu)的設(shè)計

單晶硅具有較好的各向異性腐蝕特性和與掩膜材料的兼容性，因此，它是最通用的體加工材料，濕法腐蝕的優(yōu)點是操作簡單、成本低廉、腐蝕速率快、可靠性高以及選擇比高，各向異性濕法腐蝕是指腐蝕劑對某一晶向的腐蝕速率高于其他方向的腐蝕速率.腐蝕結(jié)果的形貌由腐蝕速率最慢的晶面決定［7］.基于這種腐蝕特性，可在硅襯底上加工出各種各樣的微結(jié)構(gòu).根據(jù)Si的晶體結(jié)構(gòu)，對（100）硅襯底進行各向異性掩膜腐蝕時，能暴露傾角為45°的{110}面、垂直的{100}面和傾角為54.74°的{111}面.沿著〈110〉方向形成{111}面，沿著〈100〉方向形成{100}和{110}面［8，9］，見圖1.由于{111}面是硅的自停止面，因此可以忽略沿著〈110〉方向的側(cè)向腐蝕，沿著＜110＞方向的{111}面，與襯底表面夾角為54.74°，是V型槽結(jié)構(gòu)的側(cè)壁，周期性V型結(jié)構(gòu)的排布就形成了鋸齒形結(jié)構(gòu).因此，依據(jù)此特點可設(shè)計制作超級電容器的鋸齒形三維電極結(jié)構(gòu)，結(jié)構(gòu)示意圖如圖2所示.

圖1 （100）硅片的各向異性腐蝕示意圖

圖2 V形陣列電極結(jié)構(gòu)示意圖

假設(shè)設(shè)計的V型槽開口寬度為l，經(jīng)過足夠長時間腐蝕，側(cè)壁都為腐蝕暴露出的{111}面，則V型槽的兩側(cè)邊總長度則為：

α＝54.74°是{100}和{111}面的夾角.V型槽的兩側(cè)邊總長度為開口長度的1.73倍，也即相比于原來的二維電極結(jié)構(gòu)，表面積將增大為原來的1.73倍.采用該方法設(shè)計的三維鋸齒形電極結(jié)構(gòu)，使用電化學(xué)沉積、濺射等方法在其表面制備活性物質(zhì)功能薄膜形成電極，并且由于V型槽側(cè)壁有一定的傾斜度，對于沉積功能薄膜的等后續(xù)工作，提供更大的可靠性.

2 結(jié)果與討論

首先采用光刻、DRIE等工藝制作出V型槽的開口寬度，然后在Si3N4掩膜下，進行（100）硅的各向異性濕法腐蝕，腐蝕選擇在40%KOH溶液中，70℃的恒溫水浴條件下進行，制作具體工藝流程見圖3.因為V型槽側(cè)面為{111}面，{111}面為硅的腐蝕自停止面，所以V型槽的深度取決于腐蝕時掩膜開口的寬度，并且在腐蝕過程中槽的寬度保持不變.經(jīng)過足夠的腐蝕時間，（100）硅片上沿著〈110〉方向各向異性腐蝕制作出V槽結(jié)構(gòu)，圖4為（100）硅片上制作的V型槽.側(cè)面為腐蝕自停止{111}面.正因如此，用V型槽立體結(jié)構(gòu)的側(cè)面{111}面積代替原有區(qū)域的平面面積，在增加空間深度的同時增加了電極表面的有效面積，從而達到提高電容器性能的目的.

圖3 V形陣列電極結(jié)構(gòu)制作工藝流程

圖4 （100）硅片上制作的V型槽結(jié)構(gòu)

與其他三維立體結(jié)構(gòu)電極制備方法［3-6，10］相比，V型槽三維電極結(jié)構(gòu)側(cè)面為腐蝕自停止{111}面，表面比較光滑，不會出現(xiàn)干法刻蝕所出現(xiàn)的“草地”現(xiàn)象，并且V型開口比其他三維梳狀U型結(jié)構(gòu)更偏于沉積活性物質(zhì).該方法利用標(biāo)準(zhǔn)的MEMS工藝制備，可以同步制作其他傳感器件，有利于減小整個系統(tǒng)體積和減少器件之間的連線，提高系統(tǒng)的可靠性.另一方面，該方法制作三維電極結(jié)構(gòu)成本較低，操作方便，只需要配置好相應(yīng)濃度的KOH溶液，設(shè)置相應(yīng)的刻蝕溫度和時間，就能精確地實現(xiàn)電極結(jié)構(gòu)的制作，并且V型槽側(cè)面是腐蝕自停止{111}面，受實驗因素影響較小.盡管其他的制備方法諸如ICP技術(shù)也可以實現(xiàn)高深寬比三維電極結(jié)構(gòu)制作，但成本較高，并且刻蝕速率容易受氣體流量、儀器射頻功率、電極電壓等因素的影響，因而需要優(yōu)化工作參數(shù)，但由于儀器設(shè)備的差異性，同一最優(yōu)參數(shù)并不適用所有同類型刻蝕設(shè)備，因此，前期探索最優(yōu)工作條件.相比之下，本論文提出的濕法刻蝕技術(shù)制作三維電極結(jié)構(gòu)簡單可行.

3 結(jié)論

由于MEMS超級電容器的結(jié)構(gòu)設(shè)計過于簡單，空間利用效率不夠，從而導(dǎo)致超級電容器性能不高，而三維電極結(jié)構(gòu)可以在有限的空間內(nèi)增加超級電容器電極表面積，提高超級電容器的能量密度.基于此，本文利用（100）硅的結(jié)晶學(xué)特點和硅的各向異性腐蝕特性，設(shè)計制作由V型槽陣列構(gòu)成的三維鋸齒形電極結(jié)構(gòu)，可以在該結(jié)構(gòu)上采取濺射、電鍍等方式沉積活性物質(zhì)形成電極，具有V型槽結(jié)構(gòu)的電極擴大了電極結(jié)構(gòu)表面積，為二維電級結(jié)構(gòu)的1.73倍，方便沉積更多電極活性物質(zhì)，從而增強電容器存儲電荷能力.并且V型槽側(cè)壁是腐蝕自停止{111}面，與表面夾角54.74°，能夠為沉積功能薄膜等后續(xù)工作提供很好的可靠性.采用該方法制備的三維鋸齒形電極結(jié)構(gòu)具有重復(fù)性好、成本低、效率高等優(yōu)勢，并且制作過程采用簡單可行的硅的各向異性濕法腐蝕工藝，有利于將電能儲存元件與傳感器等其他器件集成在同一硅片上，減小整個系統(tǒng)體積，更好地滿足MEMS系統(tǒng)的集成化需要.

：

［1］郭茂香，丑修建，穆繼亮，等.MEMS超級電容器研究進展［J］.電子元件與材料，2012，31（2）：68-71.

［2］WAITS C M，MORGAN B，KASTANTIN M，et al.Microfabrication of 3D silicon MEMS structures using gray-scale lithography and deep reactive ion etching［J］.Sens Actuators，2005，119（1）：245-253.

［3］Wei Sun，Xuyuan Chen.Fabrication and tests of a novel three dimensional micro supercapacitor［J］.J Micro Eng，2009，86（4）：1307-1310.

［4］Wei Sun，Ruilin Zheng，Xuyuan Chen.Three di?mensional MEMS supercapacitor fabricated by DRIE on sili?con substrate［J］.World Academy of Science，Engineering and Technology，2009（58）：35-38.

［5］文春明，尤政，溫志渝，等.SU-8膠制備三維微電極結(jié)構(gòu)研究［J］.功能材料，2011，42（S4）：681-684.

［6］文春明，溫志渝，尤政，等.硅基微型超級電容器三維微電極結(jié)構(gòu)制備［J］.電子元件與材料，2012，31（5）：42-45.

［7］D.B.Lee.Anisotropic etching of silicon［J］.J.Appl.Phys，1959，40（11）：4569-4574.

［8］Powell O，Harrison H B.Anisotropic etching of{100}and{110}planes in（100）silicon［J］.Journal of Mi?cromech Microeng，2001，11（3）：217-220.

［9］Rosengren L，Smith L，Backlund Y.Microma?chined optical planes and reflectors in silicon［J］.Sensors and Actuators A，1994，41（1-3）：330-333.

［10］孫楫舟，夏善紅，邊超，等.三維立體結(jié)構(gòu)微納電極研究［J］.分析化學(xué)，2010，38（5）：668-672.