基于RS 485總線的ADS1258數(shù)據(jù)采集網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

高金轉(zhuǎn) 嚴(yán)帥 張會(huì)新

摘 要： 針對(duì)在航天測(cè)試領(lǐng)域中對(duì)多個(gè)地點(diǎn)處多路模擬信號(hào)進(jìn)行精確采集的需求，設(shè)計(jì)了相距1 m的6個(gè)傳感器節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)10路模擬信號(hào)的采集系統(tǒng)。該系統(tǒng)以Spartan?6 FPGA為核心芯片，控制24位精度的模數(shù)轉(zhuǎn)換模塊、40 Mb/s傳輸速率的RS 485總線傳輸模塊和USB接口模塊的工作，大大簡(jiǎn)化了以前的測(cè)試系統(tǒng)，并提高了采集數(shù)據(jù)的可靠性和系統(tǒng)工作的穩(wěn)定性，可廣泛應(yīng)用于對(duì)精度要求較高的航天測(cè)試系統(tǒng)。

關(guān)鍵詞： 數(shù)據(jù)采集網(wǎng)絡(luò)； RS 485； ADS1258； USB接口； 系統(tǒng)設(shè)計(jì)； 傳輸速率

中圖分類號(hào)： TN710?34； TP335 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）07?0174?04

Design and implementation of ADS1258 data acquisition

network system based on RS 485 bus

GAO Jinzhuan1， 2， YAN Shuai3， ZHANG Huixin1， 2

（1. National Key Laboratory for Electronic Measurement Technology， North University of China， Taiyuan 030051， China；

2. Key Laboratory of Instrumentation Science & Dynamic Measurement of Ministry of Education， Taiyuan 030051， China；

3. Beijing Institute of Astronautics System Engineering， Beijing 100076， China）

Abstract： In order to accurately acquire the multi?channel analog signals at different sites in the spaceflight measurement field， a acquisition system was designed and implemented， which has 6 sensor nodes for 1 meter， and each node has 10?channel analog signal. The Spartan?6 FPGA is taken as the core chip of the system to control the analog?to?digital conversion module with 24?bit， RS 485 bus transmission module with 40 Mb/s， and USB interface module. The system can simplify the previous test system greatly， improve the reliability of data acquisition and stability of system working， and is widely used in the spaceflight test system with high precision requirement.

Keywords： data acquisition network； RS 485； ADS1258； USB interface； system design； transmission speed

0 引 言

在測(cè)試測(cè)量系統(tǒng)中，經(jīng)常需要對(duì)多個(gè)地點(diǎn)的多個(gè)模擬量信號(hào)進(jìn)行精確采集，其測(cè)試方法較為繁瑣，測(cè)試數(shù)據(jù)精度略低。為簡(jiǎn)化測(cè)試系統(tǒng)并提高采集數(shù)據(jù)的精度，設(shè)計(jì)一個(gè)網(wǎng)絡(luò)化的高精度采集系統(tǒng)顯得尤為重要。其中，影響整個(gè)測(cè)試系統(tǒng)綜合指標(biāo)的關(guān)鍵因素之一是A/D轉(zhuǎn)換器的性能參數(shù)，故選用具有16路24位高精度的模數(shù)轉(zhuǎn)換器ADS1258[1]，可獲得高保真度、高信噪比、高分辨率的數(shù)字信號(hào)[2]。網(wǎng)絡(luò)化則可改善測(cè)試方式，使得測(cè)試方便易操作，選用TI公司的RS 485接口芯片ISO1176T，具有生命周期更長(zhǎng)、可靠性更高、更高速度和更多節(jié)點(diǎn)等特性和優(yōu)勢(shì)，可滿足設(shè)計(jì)要求[3]。

1 系統(tǒng)總體設(shè)計(jì)

本系統(tǒng)是基于RS 485總線的傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的設(shè)計(jì)，主要實(shí)現(xiàn)了對(duì)相距1 m的6個(gè)傳感器節(jié)點(diǎn)處共60路模擬信號(hào)進(jìn)行精確采集，并傳輸至上位機(jī)顯示，其中傳感器節(jié)點(diǎn)的設(shè)計(jì)由A/D采集模塊、FPGA控制電路和RS 485總線模塊組成，終端的設(shè)計(jì)由FPGA控制電路、RS 485總線模塊和USB接口組成。整體原理框圖如圖1所示。

系統(tǒng)的總體工作流程為：

1） 上位機(jī)發(fā)送命令給終端節(jié)點(diǎn)，終端解析并重組命令，將其發(fā)送至RS 485總線上；

2） 傳感器節(jié)點(diǎn)均接收RS 485總線上的命令并解析；

3） 命令匹配的傳感器節(jié)點(diǎn)啟動(dòng)工作進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并將轉(zhuǎn)換結(jié)果組成數(shù)據(jù)包發(fā)送至RS 485總線上；

4） 終端接收數(shù)據(jù)重組并通過USB接口上傳至上位機(jī)。該系統(tǒng)正常工作對(duì)總線的要求極高，半雙工差分線路收發(fā)器ISO1176T芯片作為RS 485總線，可靈活地控制接收和發(fā)送，使得系統(tǒng)設(shè)計(jì)簡(jiǎn)單且易實(shí)現(xiàn)。

2 主要硬件電路設(shè)計(jì)

2.1 RS 485總線模塊設(shè)計(jì)

系統(tǒng)設(shè)計(jì)中，RS 485總線使用的ISO1176T芯片是帶集成變壓器驅(qū)動(dòng)器的隔離式半雙工差分線路的收發(fā)器，可支持多達(dá)160個(gè)節(jié)點(diǎn)的連接，工作速率高達(dá)40 Mb/s，可以滿足該系統(tǒng)設(shè)計(jì)要求的25 Mb/s的傳輸速率，與變壓器DA2304和穩(wěn)壓器LP2985A配合使用，使得RS 485差分線傳輸具有高效率及低電磁干擾，能夠延長(zhǎng)總線的傳輸距離，進(jìn)而擴(kuò)大系統(tǒng)的測(cè)試范圍，具體的電路連接如圖2所示。

2.2 A/D采集模塊設(shè)計(jì)

數(shù)據(jù)采集部分的關(guān)鍵在于A/D轉(zhuǎn)換芯片的精度，本系統(tǒng)選取ADS1258轉(zhuǎn)換芯片，其轉(zhuǎn)換精度使得本系統(tǒng)的采集精度更高，并選用其內(nèi)部濾波器對(duì)信號(hào)進(jìn)行濾波，從而簡(jiǎn)化電路。該芯片的主要特點(diǎn)是固定通道采樣速率最高為125 kS/s（可編程），自動(dòng)檢測(cè)通道采樣速率最高為23.7 kS/s（可編程）；模擬輸入多路復(fù)用器可配置成8路差分輸入或16路單極輸入[4]。其內(nèi)部主要由16路復(fù)用器、可編程數(shù)字濾波器、ADC及基準(zhǔn)部分電路、通用輸入輸出端口和SPI串行接口等組成，如圖3所示。

電路設(shè)計(jì)時(shí)，將ADS1258時(shí)鐘選擇管腳CLKSEL拉高，即不使用外部晶振，由FPGA提供時(shí)鐘，從管腳CLKIO接入，采用5 V單端供電。相比固定通道模式，自動(dòng)瀏覽通道模式對(duì)控制多路數(shù)據(jù)通道的工作更靈活，即可控制其轉(zhuǎn)換16通道中任何通道的模擬數(shù)據(jù)，因此選用該模式工作。具體的電路連接如圖4所示。

ADSl258采用4線制（時(shí)鐘信號(hào)SCLK、數(shù)據(jù)輸入DIN、數(shù)據(jù)輸出DOUT和片選/CS）SPI通信方式[5]，由FPGA主芯片通過引腳DIN將相關(guān)數(shù)據(jù)輸入ADC，對(duì)其內(nèi)部寄存器進(jìn)行讀寫控制及工作模式的配置，通過引腳DOUT讀取轉(zhuǎn)換數(shù)據(jù)和寄存器數(shù)據(jù)。其中，CONFIG0，CONFIGl是結(jié)構(gòu)寄存器[6]，可設(shè)置芯片的工作模式、采樣延長(zhǎng)時(shí)間、采樣頻率等；MUXSCH寄存器用于在固定通道采樣的工作模式下ADC模塊正負(fù)端口輸入通道的選擇設(shè)置；MUXDIF寄存器、MUXSGO寄存器和MUXSGl寄存器用于在自動(dòng)掃描采樣的工作模式下差分輸入通道與單端輸入通道的選擇設(shè)置。

2.3 USB接口電路設(shè)計(jì)

為滿足系統(tǒng)設(shè)計(jì)中數(shù)據(jù)的傳輸速度需求，采用USB 2.0與上位機(jī)進(jìn)行數(shù)據(jù)和命令的互傳。USB接口選用微控芯片，即EZ?USB FX2系列的CY7C68013?56芯片。該芯片具有12 Mb/s的全速傳輸和480 Mb/s的高速傳輸功能，可以在3種模式下工作，即GPIF模式、Ports模式和Slave FIFO模式[7]。其中，比較高速的一種模式是Slave FIFO模式，在此模式下，CY7C68013對(duì)于FPGA主控芯片而言，相當(dāng)于從FIFO、主控芯片在工作時(shí)鐘的上升沿將數(shù)據(jù)傳給芯片的數(shù)據(jù)總線，芯片接收到數(shù)據(jù)之后使用智能串行引擎將其打包發(fā)送。由此可見，F(xiàn)PGA只需控制好FIFO的相應(yīng)接口即可實(shí)現(xiàn)，如圖5所示。

在Slave FIFO模式下，CY7C68013的管腳FIFOADR[1：0]是地址線，控制選擇FIFO的某個(gè)端點(diǎn)，SLCS管腳是FIFO的片選信號(hào)，SLWR管腳控制Slave FIFO的讀寫操作，F(xiàn)PGA芯片通過對(duì)三個(gè)標(biāo)志引腳FLAGA，F(xiàn)LAGB，F(xiàn)LAG的監(jiān)控來獲知當(dāng)前USB總線通信的狀態(tài)。

3 系統(tǒng)軟件關(guān)鍵技術(shù)設(shè)計(jì)

3.1 RS 485總線通信協(xié)議設(shè)計(jì)

為了使終端能很好地控制各個(gè)傳感器節(jié)點(diǎn)工作和接收相應(yīng)傳感器節(jié)點(diǎn)傳回來的數(shù)據(jù)，嚴(yán)謹(jǐn)?shù)目偩€通信協(xié)議是很關(guān)鍵的技術(shù)之一[8]。為避免總線上傳輸?shù)臄?shù)據(jù)受到環(huán)境中各種因素的干擾和數(shù)據(jù)中毛刺的影響，以導(dǎo)致數(shù)據(jù)傳輸有誤，所以數(shù)據(jù)包應(yīng)加上幀頭和幀尾。

1） 命令信息

由終端發(fā)給各個(gè)傳感器節(jié)點(diǎn)的具體命令格式如表1所示，在HDLC傳輸協(xié)議的基礎(chǔ)上，將其中的有效數(shù)據(jù)改為傳感器節(jié)點(diǎn)的地址，本系統(tǒng)中設(shè)定傳感器節(jié)點(diǎn)地址依次[9]為01～06。傳感器節(jié)點(diǎn)識(shí)別幀頭后開始接收8個(gè)字節(jié)的命令，對(duì)命令解析之后，根據(jù)有效數(shù)據(jù)，相應(yīng)的傳感器節(jié)點(diǎn)將相應(yīng)地址通道轉(zhuǎn)換的數(shù)據(jù)上傳至總線上。

2） 數(shù)據(jù)信息

由傳感器節(jié)點(diǎn)上傳的長(zhǎng)度為10個(gè)字節(jié)的數(shù)據(jù)包的具體格式如表2所示。數(shù)據(jù)包括幀頭、幀尾和有效數(shù)據(jù)，其中有效數(shù)據(jù)包含地址（傳感器節(jié)點(diǎn)的地址和通道地址）和模數(shù)轉(zhuǎn)換之后的數(shù)據(jù)（4個(gè)字節(jié)）。

3.2 A/D采集軟件設(shè)計(jì)

ADS1258芯片中ADC轉(zhuǎn)換程序的軟件流程圖如圖6所示。模數(shù)轉(zhuǎn)換芯片開始工作時(shí)，給芯片提供16 MHz的工作時(shí)鐘，復(fù)位管腳/RESET置低100 μs，對(duì)芯片復(fù)位，然后將CS置低4 096個(gè)時(shí)鐘，對(duì)SPI總線復(fù)位，然后配置A/D芯片的相關(guān)寄存器。主要是對(duì)三個(gè)寄存器的配置，即配置CONFIGl寄存器，其中的DRATE位可設(shè)置采樣頻率；再配置寄存器MUXSG0和寄存器MUXSG1完成對(duì)所需通道的采集設(shè)置。由于該轉(zhuǎn)換器CONFIG0寄存器中的MUCMOD位的默認(rèn)值為0，即工作在自動(dòng)瀏覽模式下，所以不需要對(duì)其進(jìn)行配置。配置完寄存器之后，啟動(dòng)轉(zhuǎn)換命令START=1，再判斷DRDY信號(hào)是否置低，置低說明數(shù)據(jù)準(zhǔn)備好，然后通過數(shù)據(jù)線DOUT輸出數(shù)據(jù)，轉(zhuǎn)換后的有效數(shù)據(jù)為32位數(shù)據(jù)，其中高8位為狀態(tài)字，后24位為ADC轉(zhuǎn)換的有效數(shù)據(jù)。

4 測(cè)試結(jié)果

對(duì)該數(shù)據(jù)采集系統(tǒng)進(jìn)行全面測(cè)試。圖7是各節(jié)點(diǎn)中第一通道采集的數(shù)據(jù)，并上傳至上位機(jī)顯示。傳感器節(jié)點(diǎn)1和傳感器節(jié)點(diǎn)2分別對(duì)峰峰值為2.5 V的正弦波進(jìn)行采集，從上位機(jī)圖像上看，波形穩(wěn)定無毛刺，且顯示數(shù)據(jù)基本正確；傳感器節(jié)點(diǎn)3和傳感器節(jié)點(diǎn)4分別用溫度傳感器采集26.32 ℃和27.64 ℃的溫水，上位機(jī)顯示的數(shù)據(jù)也很接近原始數(shù)據(jù)；另外2個(gè)傳感器節(jié)點(diǎn)分別采集的是幅值為3.3 V和5 V的直流電壓，采集之后換算的數(shù)據(jù)幾乎接近。由此可見該A/D采集的精度較高。

5 結(jié) 語(yǔ)

本文設(shè)計(jì)了一種基于RS 485總線而建立的數(shù)據(jù)采集網(wǎng)絡(luò)系統(tǒng)，選用FPGA為主控芯片，控制RS 485總線芯片ISO1176T的收發(fā)和模數(shù)轉(zhuǎn)換芯片ADS1258的多路采集，實(shí)現(xiàn)多個(gè)傳感器節(jié)點(diǎn)的多通道數(shù)據(jù)采集，并詳細(xì)說明了主要硬件電路設(shè)計(jì)和系統(tǒng)軟件設(shè)計(jì)的關(guān)鍵技術(shù)。測(cè)試結(jié)果顯示，該數(shù)據(jù)采集網(wǎng)絡(luò)工作穩(wěn)定，并實(shí)現(xiàn)了各傳感器節(jié)點(diǎn)的數(shù)據(jù)采集，且采集的數(shù)據(jù)穩(wěn)定，采集精度滿足指標(biāo)要求。

參考文獻(xiàn)

[1] 高俊杰，謝宏，楊文璐，等.基于WiFi的醫(yī)學(xué)信號(hào)采集系統(tǒng)研究[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2012，12（8）：38?41.

GAO Junjie， XIE Hong， YANG Wenlu， et al. Research on medical signal acquisition system based on WiFi [J]. Microcontrollers & embedded systems， 2012， 12（8）： 38?41.

[2] 宋楠，陳簫，李錦明，等.基于ADS1258的高精度信號(hào)采集電路設(shè)計(jì)[J].電源技術(shù)，2011，35（12）：1566?1567.

SONG Nan， CHEN Xiao， LI Jinming， et al. Design of high precision signal acquisition system based on ADS1258 [J]. Chinese journal of power sources， 2011， 35（12）： 1566?1567.

[3] 佚名.德州儀器推出具有集成驅(qū)動(dòng)器的Profibus RS 485收發(fā)器[J].電子與電腦，2011（3）：80.

Anon. Texas instrument launches Profibus RS 485 transceiver with integrated drive [J]. Compotech China， 2011（3）： 80.

[4] 吳平，駱朝亮.基于USB的ADS1258傳感器信號(hào)采集系統(tǒng)[J].軟件導(dǎo)刊，2010（6）：65?67.

WU Ping， LUO Chaoliang. ADS1258 sensor signal acquisition system based on USB [J]. Software guide， 2010（6）： 65?67.

[5] 劉源，柯玉濤，周宇辰.基于ADS1258的多路信號(hào)采集系統(tǒng)的設(shè)計(jì)[J].信息系統(tǒng)工程，2014（3）：143?144.

LIU Yuan， KE Yutao， ZHOU Yuchen. Design of multi?channel signal acquisition system based on ADS1258 [J]. China CIO News， 2014（3）： 143?144.

[6] 鄭潤(rùn)娜，張曉春.RS 485總線的理論與可靠性分析[J].科技信息，2011（32）：125.

ZHENG Runna， ZHANG Xiaochun. The theory and reliability analysis of RS 485 bus [J]. Science & technology information， 2011（32）： 125.

[7] 吳磊，郭超平，申世濤.基于CY7C68013與FPGA的便攜式數(shù)據(jù)采集系統(tǒng)[J].計(jì)算機(jī)應(yīng)用，2012，32（z1）：164?166.

WU Lei， GUO Chaoping， SHEN Shitao. Portable data acquisition system based on CY7C68013 and FPGA [J]. Journal of computer applications， 2012， 32（S1）： 164?166.

[8] 周倩.基于FPGA的高速數(shù)據(jù)釆集系統(tǒng)控制模塊設(shè)計(jì)[J].電子科技，2012，25（5）：14?16.

ZHOU Qian. Design of high?speed data acquisition control mo?dule based on FPGA [J]. Electronic science and technology， 2012， 25（5）： 14?16.

[9] 王劍.基于FPGA的高速多路同步數(shù)據(jù)采集系統(tǒng)[J].科技視界，2013（27）：42?43.

WANG Jian. High?speed multi?channel synchronous data acquisition system based on FPGA [J]. Science & technology vision， 2013（27）： 42?43.