基于ZYNQ平臺的一體化控制組合

湖北三江航天紅峰控制有限公司　吳旭亮　岳惠峰　周粉利　雷戰(zhàn)克　榮洪剛

1.引言

隨著技術的發(fā)展，特別是控制系統(tǒng)中，F(xiàn)PGA+ARM 構建的處理系統(tǒng)的應用越來越廣泛，相對其他處理系統(tǒng)更加輕便靈活。Xilinx 公司推出的 Zynq-7000 系列全可編程片上系統(tǒng)（以下簡稱Zynq）就采用了 FPGA+ARM 結構，其集成 ARM Cortex A9 雙核（ProcessingSystem，PS）以及最多可達相當于 500 多萬個邏輯門可編程邏輯（Programmable Logic，PL）單元。這種硬件架構改變了傳統(tǒng)的 FPGA+ARM/DSP 核架構，提供了單 CPU、多處理核、FPGA 和 ARM 內部高速互聯(lián)的新型解決方案，使用單片 FPGA 能很好地完成工作，能夠靈活地用于各種領域。

在對傳統(tǒng)彈/箭上電氣系統(tǒng)共性電路資源、專用電路資源進行分析、研究的基礎上，制導控制組件將通?？刂朴嬎銠C、時序控制器、舵機控制、電源配電器進行功能上的一體化集成和電路設計上的深度融合，結合一體化處理軟件，由一臺制導控制組件實現(xiàn)原來多種設備的功能。

本文利用ZYNQ的性能，解決了高速與微型的矛盾，成功研制出了集高速度、高精度、小型化、集成式于一體的基于ZYNQ平臺的一體化控制組合，并通過了地面的性能測試。

2.一體化控制組合總體設計

以低成本、通用化、集成式、模塊化制導控制組合設計和研制為需求，開展基于ZYNQ平臺的一體化控制組合技術研究，構建一體化制導控制組合統(tǒng)型技術指標體系，突破傳統(tǒng)的總體方案與架構設計思想，打破傳統(tǒng)的以功能劃分的各子系統(tǒng)為基礎進行單獨設計的思路，采取硬件資源統(tǒng)籌規(guī)劃，以功能模塊化、通用化、組合化為設計理念，建立電氣、通信、機械接口、軟件架構等設計與應用規(guī)范體系，將各子系統(tǒng)中的電子設備接口軟硬件進行集成設計，減少系統(tǒng)內冗余器件，減小主控組件體積、降低設計成本，提高系統(tǒng)的基本可靠性和環(huán)境適應性。

一體化控制組合設備內部劃分為SoC控制模塊、配電時序模塊、舵機功放模塊。各模塊功能獨立、通用，接口統(tǒng)一、標準。適應系統(tǒng)CAN總線架構，設備對外接口主要為配電電源、通信接口、PWM舵機接口、時序接口、模擬采集接口等。

圖1　一體化控制組合原理框圖

3.方案設計

在一體化控制組合方案設計之前，要對控制組合的任務和實現(xiàn)的目標作需求分析。根據(jù)總體的要求、控制對象的復雜程度以及控制規(guī)律的運算數(shù)據(jù)量大小，選擇控制周期；按照控制周期內控制計算量來確定彈上計算的類型和運算速度，并結合外部單元確定開關量接口方案、通訊接口方案、計算機組成架構以及對抗干擾因素的考慮，可確定整體的通訊協(xié)議、接口形式以及結構形式。

3.1　SoC控制模塊設計

SoC控制模塊的設計通常采用自上而下的方法。按照總體需求定義頂層的接口和參數(shù)，再確定底層的子系統(tǒng)或功能。采用Zynq平臺的一個特別的優(yōu)勢就是處理器和可編程邏輯之間的強耦合，即兩者部署于同一芯片上。在PS和PL之間以低延時，高性能的AXI連接，這允許性能不同的兩種資源可以在系統(tǒng)被分割為軟件和硬件兩部分時同時發(fā)揮其最高性能。這是由于與兩者分離設計的系統(tǒng)相比，這種模式在通信開銷上有大量減少，同時大幅降低了系統(tǒng)硬件復雜程度，提高了系統(tǒng)工作可靠性。

SoC控制模塊主要組成包括：SoC處理器電路和通信接口電路、A/D調理電路、PWM接口電路、I/O接口電路、備用接口電路等外圍接口電路，模塊原理框圖如圖2所示。

圖2　SoC控制模塊原理框圖

3.2　配電時序模塊設計

配電時序模塊主要由DC/DC轉換電路、轉電、斷電控制電路、開關量驅動電路、狀態(tài)采集電路組成。主要包含以下功能：a)DC/DC轉換電路：將28V電源轉換為±15V和+5V輸出至SoC控制模塊；b)轉電斷電電路：接收轉電、斷電指令，完成轉電斷電的配電功能；c)時序輸出電路：采用固體繼電器對母線電源的正負分別進行管制，采用磁保持繼電器對關鍵信號短路、斷路保護，同時實現(xiàn)狀態(tài)自動采集判斷，實現(xiàn)安全管制功能，增加系統(tǒng)安全性；d)狀態(tài)采集電路：完成時序狀態(tài)采集監(jiān)測到SoC控制模塊。

3.3　舵機功放模塊設計

舵機功放板主要由H橋功率放大電路、二次電源電路及光耦隔離電路等部分組成。主要包含以下功能：a)H橋功率放大電路：接收舵機控制PWM波信號，實現(xiàn)電機功率驅動；b)二次電源電路：將28V電源轉換為15V提供給驅動電路；c)光耦隔離電路：將控制器發(fā)送的PWM控制信號隔離后發(fā)送給驅動電路。

3.4　結構設計

基于ZYNQ平臺的一體化控制組合由時序電源模塊、SOC控制模塊、舵機功放模塊組成，三部分結構設計為層疊堆棧形式，結構緊湊，可擴展性強，方便后續(xù)產(chǎn)品升級。為滿足惡劣環(huán)境工作可靠性，對安裝殼體進行局部加強，改善印制板的振動環(huán)境。為了合理控制系統(tǒng)熱性能、ZYNQ芯片部分增加導熱墊，將發(fā)熱量大的器件直接與上蓋板直接接觸，通過殼體進行散熱。

4.軟件框架和應用功能實現(xiàn)

一體化控制組合軟件主要有以下幾部分：ZYNQ-7000芯片配置、內部AD、片外AD、時鐘分頻、時序輸入接口、時序輸出接口、PWM控制等。一體化控制組合軟件開發(fā)環(huán)境為Vivado2015.4及SDK，IP核使用Verilog硬件描述語言，F(xiàn)PGA軟件采用Block實現(xiàn)方式。

4.1　基于AXI總線外圍接口IP核設計

在SOC系統(tǒng)設計中，高級微控制器總線結構（Advanced Microcontroller Bus Architecture，AMBA）被廣泛采用，已經(jīng)迅速成為SOC結構和IP 核開發(fā)的標準。AXI4、AXI4-Lite、AXI4-Stream這三種總線標準是AMBA4.0的重要組成部分。AXI4總線有助于最大化性能和能效；AXI4-Lite總線和AXI4-Stream總線亦可以在特定應用中簡化數(shù)據(jù)傳輸通道設計[1]。

為簡化ZYNQ處理器對外圍慢速接口處理，一體化控制組合SoC控制模塊通過ZYNQ處理器的PL端口FPGA資源擴展外圍接口，如模擬量采集芯片AD7656讀寫控制、開關量接口擴展及防抖處理、PWM信號輸出等均通過基于AXI4-Lite總線的外圍接口IP核實現(xiàn)。ZYNQ處理器ARM端直接通過地址讀寫即可實現(xiàn)狀態(tài)判斷及輸入輸出控制，大大簡化了ARM端驅動程序復雜度。

4.2　FPGA配置與功能模塊設計

FPGA軟件采用模塊化設計方式，其中ZYNQ模塊為處理器模塊，內部通過圖表方式實現(xiàn)對處理器芯片各個參數(shù)的配置。其他外圍接口部分通過各個獨立的IP核實現(xiàn)，每個功能的IP核為一個可視化模塊。各個IP核模塊地址分配按照技術要求進行。

FPGA軟件設計部分完成后，通過Vivado2015.4軟件生成可執(zhí)行文件。同時對綜合后結果以及布局布線后的結果進行驗證復核。FPGA占用資源見圖3。

4.3　ARM驅動程序設計

Xilinx的SDK開發(fā)工具提供了針對ZYNQ平臺的BSP包，BSP包含了ARM的外設接口驅動，BSP提供的ARM外設驅動代碼用C編寫，移植方便，F(xiàn)PGA部分IP核接口按照地址操作即可實現(xiàn)接口控制。

ZYNQ是以ARM為核心的FPGA，平臺引導時，先引導ARM核，由ARM配置引導其他部分。引導的主要內容是引導ARM程序和FPGA的BIT配置文件。圖4為引導和配置過程[2]。

圖3　FPGA資源利用情況

圖4　ZYNQ引導和配置過程

4.4　硬件和軟件聯(lián)調

軟件和硬件調試分別通過后，就可在樣機產(chǎn)品上進行軟件和硬件的聯(lián)調。開展硬件性能測試、軟件性能測試、流程測試、系統(tǒng)對接等測試，完成基于ZYNQ平臺的一體化控制組合。

5.結束語

本文以基于ZYNQ平臺的一體化控制組合為例，以ZYNQ系列多核SoC處理器為核心開發(fā)了一體化控制組合，并進行了產(chǎn)品的軟硬件設計，通過了地面的性能測試和流程測試。但在正式應用之前，還需經(jīng)過充分的試驗和測試驗證（如振動試驗、沖擊試驗、溫度循環(huán)試驗、系統(tǒng)對接試驗等），同時要經(jīng)過必要的工程化過程，希望能夠在同類產(chǎn)品或其他型號產(chǎn)品中得到更廣泛的應用。

[1]任華鋒,王晉華,孫振.基于ZYNQ嵌入式小型化繼電保護平臺設計實現(xiàn)[J].工業(yè)控制.2016:70.

[2]王浩宇,漆晶,譚歆.基于 Zynq－7000 的視頻采集平臺設計[J].工業(yè)控制計算機,2017(12)55-56.