基于表面勢(shì)的碳化硅基VDMOS器件模型

李秀軍 劉斯揚(yáng) 李 勝 孫偉鋒

(東南大學(xué)國(guó)家專用集成電路系統(tǒng)工程技術(shù)研究中心,南京210096)

碳化硅基VDMOS器件具有擊穿電壓高、開關(guān)速度快和導(dǎo)通電阻低等優(yōu)點(diǎn),在電力電子領(lǐng)域占據(jù)重要地位[1-3].然而,隨著碳化硅基VDMOS器件在工程應(yīng)用中的推廣,對(duì)其SPICE模型的精準(zhǔn)性要求也隨之提高,能夠滿足工程設(shè)計(jì)人員需求的高精度模型成為領(lǐng)域內(nèi)的研究重點(diǎn).

表面勢(shì)模型能夠使用統(tǒng)一的模型公式對(duì)器件的不同工作區(qū)進(jìn)行描述且具有物理意義,同時(shí),它更適合于下一代功率電路及系統(tǒng)設(shè)計(jì)的需求.目前,已公開的碳化硅基器件模型多為基于閾值電壓的模型以及基于反型層電荷的模型[4-6],極少數(shù)是以表面勢(shì)為基礎(chǔ)的模型[7-9],完整的由表面勢(shì)表征的碳化硅基VDMOS器件模型則更為缺乏.

本文為了更準(zhǔn)確地描述器件的物理參數(shù)變化對(duì)器件電學(xué)特性的影響，根據(jù)VDMOS器件的工作原理,將器件劃分為5個(gè)串聯(lián)區(qū)域[10],描述各個(gè)區(qū)域中器件的靜態(tài)特性,分析界面態(tài)對(duì)閾值電壓、溝道遷移率與動(dòng)態(tài)特性的影響.器件的輸出特性與開關(guān)特性的仿真結(jié)果表明,該模型具有較高的精確度.

1 建模方法

單個(gè)VDMOS器件由多個(gè)原胞并聯(lián)組成.圖1為單個(gè)原胞的截面圖.器件處于工作狀態(tài)時(shí),電流由漏極通過漂移區(qū)流經(jīng)柵極下方的P+體區(qū),最終到達(dá)源極.根據(jù)此電流路徑,本文在模型中引入4個(gè)節(jié)點(diǎn),將器件結(jié)構(gòu)劃分為溝道區(qū)、積累區(qū)、JFET區(qū)、N-外延層區(qū)以及N+襯底區(qū)(見圖1),并分別對(duì)各區(qū)域進(jìn)行詳細(xì)的電學(xué)特性描述.為了更加精確地描述器件直流特性,本文所建立的溝道區(qū)電流模型考慮了界面態(tài)對(duì)于閾值電壓偏移與溝道遷移率的影響.

圖1 VDMOS器件結(jié)構(gòu)與區(qū)域劃分

對(duì)于動(dòng)態(tài)部分,本文在文獻(xiàn)[7]中描述的基于電荷的電容模型基礎(chǔ)上,將界面態(tài)電荷與JFET區(qū)內(nèi)勢(shì)壘電荷分別劃分為柵電荷與漏電荷,完善了基于端電荷劃分理論的動(dòng)態(tài)模型,更加準(zhǔn)確地描述了VDMOS器件的動(dòng)態(tài)特性.

2 靜態(tài)模型

2.1 基于表面勢(shì)的溝道區(qū)直流模型

碳化硅基VDMOS溝道區(qū)的電流特性與普通MOSFET器件類似,其溝道區(qū)的表面勢(shì)模型本質(zhì)上體現(xiàn)了由表面勢(shì)表征的端口電壓與端口電流的關(guān)系.本文從器件溝道內(nèi)的泊松方程出發(fā),建立了表面勢(shì)與端電壓之間的關(guān)系為

Vgb=Vfb+ψS±γ[φte-ψS/φt+ψS-φt+

(1)

在反型層電荷的電流模型基礎(chǔ)上，通過電流密度方程式推導(dǎo)得到最終的溝道區(qū)電流表達(dá)式為

(2)

(3)

式(3)反映了反型層電荷與表面勢(shì)的關(guān)系.將反型層電荷密度的表達(dá)式代入電流密度方程式，可得到漂移電流Idrift和擴(kuò)散電流Idiff的表達(dá)式分別為

(4)

(5)

求解表面勢(shì)表達(dá)式便能得到電流表達(dá)式.

2.2 積累區(qū)直流模型

在推導(dǎo)積累區(qū)直流模型時(shí)，假設(shè)積累區(qū)中電流方向主要為橫向，忽略電流的縱向分量.本文認(rèn)為積累區(qū)內(nèi)電流沿水平方向，從對(duì)稱軸上的節(jié)點(diǎn)2流向節(jié)點(diǎn)1.基于此假設(shè)可以得到積累區(qū)的電流表達(dá)式為

(7)

(8)

式中，VfbA為積累區(qū)的平帶電壓；M為VAcc在柵極到積累區(qū)電勢(shì)差有效值的積分.

2.3 JFET區(qū)的直流模型

器件結(jié)構(gòu)內(nèi)寄生JFET區(qū)的溝道為線性緩變摻雜，PN結(jié)為單邊突變結(jié)，此結(jié)構(gòu)中的電流表達(dá)式參考文獻(xiàn)[10].為了統(tǒng)一線性區(qū)與飽和區(qū)的電流公式，將JFET區(qū)的源漏兩端電壓V32由其有效電勢(shì)差V32eff代替，即

(9)

式中，V32為節(jié)點(diǎn)2和節(jié)點(diǎn)3的電勢(shì)差；a為溝道厚度；Vbi為內(nèi)建電勢(shì)差；Vs2為源端與節(jié)點(diǎn)2之間的電勢(shì)差；δ為平滑函數(shù)的參數(shù).

最終寄生JFET區(qū)電流可表示為

(10)

式中，V32eff為JFET區(qū)的源漏兩端電壓的有效電勢(shì)差；Ip1為夾斷電流；Vp0為內(nèi)建夾斷電壓.

2.4 N-外延層的直流模型

對(duì)圖1中的VDMOS器件施加偏壓時(shí)，電流會(huì)從JFET區(qū)擴(kuò)展到N-外延層區(qū).假設(shè)電流的橫截面從JFET區(qū)增加45°角流經(jīng)N+襯底時(shí)，不允許電流路徑出現(xiàn)合并，則N+襯底等效為普通電阻，且N-外延層區(qū)的電阻RN-可由文獻(xiàn)[11]提出的電阻計(jì)算方法表示，即

(11)

式中，α為電流由JFET區(qū)流經(jīng)N+襯底時(shí)增加的角度，近似為45°；Wt為器件長(zhǎng)度的1/2；ρ為N-外延層區(qū)的電阻率；η為參數(shù)；W1為P+體區(qū)和N-外延層區(qū)形成的耗盡層厚度；Wj為P+體區(qū)的深度.

2.5 閾值電壓偏移模型與溝道遷移率模型的修正

2.5.1 閾值電壓偏移模型的修正

由于表面勢(shì)模型中不需要?jiǎng)澐制骷墓ぷ鳡顟B(tài)，因此不存在閾值電壓的概念.但是，為了考慮影響閾值電壓的各種效應(yīng)，本文引入閾值電壓偏移模型.模型中通過修正平帶電壓實(shí)現(xiàn)模擬閾值電壓的偏移，修正后的平帶電壓為

Vfb=Vfb0+ΔVthvn+ΔVthsc+ΔVthnw+ΔVthit

(12)

式中，Vfb0為未考慮影響閾值電壓的各效應(yīng)的初始值；ΔVthvn為非均勻摻雜修正項(xiàng)；ΔVthsc為短溝道效應(yīng)修正項(xiàng)；ΔVthnw為窄溝道效應(yīng)修正項(xiàng)；ΔVthit為界面態(tài)修正項(xiàng)，表示SiO2-SiC界面處界面陷阱電荷引起的閾值電壓偏移量.ΔVthvn，ΔVthsc，ΔVthnw均可參照普通MOSFET的閾值電壓偏移模型取值.

假設(shè)界面陷阱在SiO2-SiC界面處的橫向分布是均勻的，縱向分布與界面陷阱所處的能級(jí)與電勢(shì)有關(guān)，則

(13)

式中，Vit為界面陷阱電荷引起的閾值電壓偏移量；Qit為界面陷阱電荷；Cox為柵氧電容.

基于界面處電子濃度ns(Vgs)與界面態(tài)密度，得到界面陷阱電荷Qit和柵源電壓Vgs之間的關(guān)系為

(14)

式中，EF為費(fèi)米能級(jí)；Et為界面態(tài)所處能帶；EV為價(jià)帶；EC為導(dǎo)帶；NC為導(dǎo)帶底有效能級(jí)密度；m=0.1 eV為常量;D=1014/(cm2·eV)為導(dǎo)帶能級(jí)處界面態(tài)密度.將式(14)代入式(13)得到界面態(tài)修正項(xiàng).

2.5.2 溝道遷移率模型的修正

碳化硅基器件中，SiO2-SiC界面處大量界面陷阱使得表面載流子受到嚴(yán)重的庫侖散射影響.因此，在碳化硅基器件中，庫侖散射是影響遷移率的重要散射機(jī)制.考慮到載流子的屏蔽效應(yīng)，庫侖散射遷移率可以表示為

(15)

式中，N為載流子的屏蔽效應(yīng)系數(shù)；Qinv為單位面積反型層電荷；Qtrap為單位面積陷阱電荷；β,γ為擬合參數(shù).同時(shí)，本文將溝道遷移率模型中的有效縱向電場(chǎng)Eeff用表面勢(shì)表征為

(16)

3 動(dòng)態(tài)模型

在動(dòng)態(tài)模型部分，本文主要增加了SiC-SiO2界面處的界面態(tài)電荷.界面態(tài)電荷主要來源于制備工藝，因此無法通過物理推導(dǎo)來具體計(jì)算.隨著柵極電壓的增大，界面陷阱逐漸被占據(jù)，據(jù)此可建立簡(jiǎn)單的溝道區(qū)界面態(tài)電荷面密度Qitc經(jīng)驗(yàn)?zāi)Ｐ蜑?/p>

(17)

同樣，積累區(qū)的界面態(tài)電荷面密度Qita可以表示為

(18)

式中，VgD為柵極電壓與漏極之間的電勢(shì)差；Vth1為積累區(qū)的閾值電壓.通過對(duì)溝道區(qū)與積累區(qū)界面態(tài)電荷的描述，進(jìn)一步完善了碳化硅基器件的柵電荷模型.

JFET區(qū)與P+體區(qū)相連，構(gòu)成一個(gè)突變結(jié)的PN結(jié).器件正常工作時(shí)，形成反向偏壓，耗盡區(qū)展寬，JFET區(qū)的電荷量為

(19)

式中，Vbij為突變PN結(jié)的內(nèi)建電勢(shì)；V3為節(jié)點(diǎn)3的電勢(shì).

4 模型實(shí)現(xiàn)與驗(yàn)證

本文以日本Rohm公司1 200 V碳化硅基VDMOS器件SCT2160KE為待測(cè)器件(DUT)，實(shí)測(cè)結(jié)果為模型驗(yàn)證的參照.模型提取通過建模軟件MBP來實(shí)現(xiàn)，模型驗(yàn)證通過電路仿真軟件HSPICE來實(shí)現(xiàn).

4.1 靜態(tài)模型的驗(yàn)證

器件直流特性曲線的模型仿真結(jié)果與實(shí)測(cè)結(jié)果對(duì)比見圖2～圖4.由圖2可知，T=25，175 ℃時(shí)，Ids-Vds和Ids-Vgs的實(shí)測(cè)結(jié)果與仿真結(jié)果的均方根誤差均小于5%，說明所提模型能夠準(zhǔn)確描述器件的輸出特性與轉(zhuǎn)移特性.圖3和圖4表明所提模型能準(zhǔn)確描述寬溫度范圍下器件的直流特性.

4.2 動(dòng)態(tài)模型的驗(yàn)證

當(dāng)頻率f=1 MHz，Vgs=0 V時(shí)，器件輸入電容、輸出電容與轉(zhuǎn)移電容的實(shí)測(cè)結(jié)果與仿真結(jié)果對(duì)比見圖5.由圖可知，所提模型能夠準(zhǔn)確描述器件的電容特性.圖6為器件柵電荷的仿真原理圖，仿真條件為Vds=400 V,Ids=7 A,Vgs=18 V.圖7表明器件柵電荷的實(shí)測(cè)值與模型仿真值基本吻合.

(a) T=25 ℃,輸出特性曲線

(b) T=175 ℃,輸出特性曲線

(c) T=25 ℃,轉(zhuǎn)移特性曲線

(d) T=175 ℃,轉(zhuǎn)移特性曲線

圖3 Vgs=10 V時(shí)器件的輸出特性曲線

圖4 Vgs=Vds,Id=3 mA時(shí)閾值電壓隨溫度的偏移特性曲線

圖5 電容特性實(shí)測(cè)結(jié)果與仿真對(duì)比圖

圖6 柵電荷仿真原理圖

圖7 柵電荷實(shí)測(cè)值與仿真值對(duì)比圖

圖8為感性負(fù)載時(shí)器件開關(guān)特性的仿真原理圖.仿真電路與測(cè)試電路保持一致，仿真條件為柵電阻R=100 Ω,L=3 mH,Vds=300 V.

圖8 感性負(fù)載開關(guān)特性仿真原理圖

圖9為器件開啟與關(guān)斷狀態(tài)下的仿真結(jié)果與測(cè)試結(jié)果對(duì)比圖.由圖可知，開關(guān)特性的模型仿真結(jié)果與實(shí)測(cè)結(jié)果之間的均方根誤差小于10%，這是測(cè)試中的不確定性以及動(dòng)態(tài)模型精度欠缺所造成的，屬于誤差允許范圍.

(a) 開啟狀態(tài)

(b) 關(guān)斷狀態(tài)

綜上可知，本文提出的基于表面勢(shì)的VDMOS器件模型能夠準(zhǔn)確地描述器件的靜態(tài)特性與動(dòng)態(tài)特性.

5 結(jié)論

1) 本文提出了基于表面勢(shì)的碳化硅基VDMOS器件模型,其直流特性的仿真結(jié)果與實(shí)測(cè)結(jié)果之間的均方根誤差小于5%,表明該表面勢(shì)模型能夠精確描述VDMOS器件的靜態(tài)特性.

2) 所提模型的開關(guān)特性仿真結(jié)果與實(shí)測(cè)結(jié)果之間的均方根誤差小于10%,說明模型能夠較準(zhǔn)確描述器件的動(dòng)態(tài)特性,但是仍需改進(jìn)以提升仿真精度.

3) 所提模型基本能夠滿足下一代功率電路及系統(tǒng)設(shè)計(jì)中對(duì)碳化硅基器件的仿真需求.

)

[1] Baliga B J.SiC power devices: From conception to social impact (invited paper) [C]//IEEESolid-StateDeviceResearchConference. Lausanne, Switzerland,2016:192-197. DOI:10.1109/essderc.2016.7599619.

[2] Shenai K. Future prospects of widebandgap (WBG) semiconductor power switching devices[J].IEEETransactionsonElectronDevices, 2015,62(2): 248-257. DOI:10.1109/ted.2014.2360641.

[3] Chandra Mouli G R, Schijffelen J H, Bauer P, et al. Design and comparison of a 10-kW interleaved boost converter for PV application using Si and SiC devices[J].IEEEJournalofEmergingandSelectedTopicsinPowerElectronics, 2017,5(2): 610-623. DOI:10.1109/jestpe.2016.2601165.

[4] Mantooth H A, Peng K, Santi E, et al. Modeling of wide bandgap power semiconductor devices-part Ⅰ[J].IEEETransactionsonElectronDevices, 2015,62(2): 423-433. DOI:10.1109/ted.2014.2368274.

[5] d′Alessandro V, Magnani A, Riccio M, et al. SPICE modeling and dynamic electrothermal simulation of SiC power MOSFETs[C]//2014IEEE26thInternationalSymposiumonPowerSemiconductorDevicesandIC’s(ISPSD). Waikoloa, HI, USA, 2014:285-288. DOI:10.1109/ispsd.2014.6856032.

[6] Sun K, Wu H, Lu J, et al. Improved modeling of medium Voltage SiC MOSFET within wide temperature range[J].IEEETransactionsonPowerElectronics, 2014,29(5):2229-2237. DOI:10.1109/tpel.2013.2273459.

[7] 賈侃. 功率SOI-LDMOS 器件的 SPICE 模型研究與應(yīng)用[D].南京:東南大學(xué)電子科學(xué)與工程學(xué)院, 2013.

[8] Hiroshima University & STARC. HiSIM HV 2.0.0 User’s Manual[EB/OL]. [2017-07-11]. https://wenku.baidu.com/view/64ce6aedaeaad1f346933f25.html.

[9] Shi L, Jia K, Sun W. A novel compact high-voltage LDMOS transistor model for circuit simulation[J].IEEETransactionsonElectronDevices, 2013,60(1): 346-353. DOI:10.1109/ted.2012.2227116.

[10] Liu S, Zhu R, Jia K, et al. A novel model of the high-voltage VDMOS for the circuit simulation[J].Solid-StateElectronics, 2014,93(3): 21-26. DOI:10.1016/j.sse.2013.12.006.

[11] Hisamoto D, Yoshimoto H, Tega N. Modified interface state charge model for 4H-SiC power MOSFETs[J].IEEEElectronDeviceLetters, 2015,36(5):490-492. DOI:10.1109/led.2015.2411751.