邏輯運(yùn)算的算術(shù)實(shí)現(xiàn)

黎明杰

(深圳大學(xué) 光電工程學(xué)院， 廣東 深圳 518060)

0 引言

在布爾代數(shù)中，由于其基本邏輯定義的關(guān)系，使得其邏輯表達(dá)式不能進(jìn)行直接的算術(shù)運(yùn)算的，如“或”運(yùn)算Y=A+B,這里當(dāng)A和B的值同時(shí)為1時(shí),不代表輸出值Y為2。同理，“非”運(yùn)算、“異或”運(yùn)算、“同或”運(yùn)算符號(hào)，也不能進(jìn)行數(shù)學(xué)運(yùn)算。

本文就針對(duì)此問(wèn)題作出改進(jìn)。

1 對(duì)邏輯語(yǔ)言的數(shù)學(xué)化

為避免和漢語(yǔ)表述混淆，將邏輯語(yǔ)言的“與”“或”“非”等加雙引號(hào)表示，以作區(qū)分。

(1) “與”：在計(jì)算A“與”B中，僅當(dāng)A和B同時(shí)為1時(shí)，結(jié)果才為1，即，當(dāng)A或者B其中一個(gè)為0，結(jié)果將為0。對(duì)此，數(shù)學(xué)運(yùn)算中乘法恰好有這樣的特性。因此定義

A“與”B：A×B

(2) “非”：在計(jì)算 “非”A中，當(dāng)A為1，結(jié)果為0，當(dāng)A為0，結(jié)果為1；在這里，如果將 全碼 定為 1，那么1和0則互補(bǔ)。故可將 “非”A看作求A對(duì)全碼1的補(bǔ)。因此定義

“非”A：1-A

(3) “異或”：在計(jì)算A“異或”B中，一旦A和B不相等，結(jié)果為1，否則為0。而減法恰好有這樣的特性，可令運(yùn)算為A-B，但這樣運(yùn)算的話，結(jié)果將有可能為負(fù)值。因此定義

A“異或”B“：(A-B)2

考慮到A、B的取值無(wú)外乎0和1，則可以知道An=A。所以，上式可以化簡(jiǎn)為

A“異或”B：A+B-2AB

(4) “同或”：在計(jì)算A“同或”B中，其結(jié)果為“異或”運(yùn)算的非，即，A“同或”B等于對(duì)A“異或”B取非，因此定義

A“同或”B：1-(A-B)2=1+2AB-A-B

(5) “或”：在計(jì)算A“或”B中，其結(jié)果可以看作

(1)“異或”和“與”的疊加，即，A“或”B等于A“異或”B加A“與”B，因此定義

(2)A“或”B：(A-B)2+AB=A+B-AB

上述將邏輯運(yùn)算用數(shù)學(xué)運(yùn)算替代的方法，稱之為新定義。

2 新定義的應(yīng)用

2.1 德·摩根定理的證明

該定理用邏輯運(yùn)算描述為：

(1)(“非”A)“或”(“非”B)= “非”(A“與”B)

(1)

(2) (“非”A)“與”(“非”B)= “非”(A“或”B)

(2)

證(1)：用數(shù)學(xué)運(yùn)算描述，等號(hào)左端 = [ (1-A) + (1-B) - (1-A)(1-B) ] = 2-A-B-1+A+B-AB=1-AB=等號(hào)右端

證(2)：等號(hào)左端 = (1-A)×(1-B) = 1-A-B+AB= 1 - (A+B-AB) =等號(hào)右端

2.2 求解SR鎖存器的輸出特性

1)或非門SR鎖存器的輸出特性：

或非門SR鎖存器原理圖示于圖1。

圖1 或非門SR鎖存器

根據(jù)新定義，對(duì)每個(gè)或非門列方程，有：

(3)

對(duì)式(3)求解，可以得到以下關(guān)系：

(4)

根據(jù)結(jié)果將S、R的值代入式(4)進(jìn)行算術(shù)運(yùn)算可以得到： ①S=1,R=0時(shí)，Q=1 ,Q′=0;

②S=0 ,R=1時(shí)，Q=0 ,Q′=1;

③S=1 ,R=1時(shí),Q=0 ,Q′=0;

④S=0 ,R=0時(shí)，有

(5)

這時(shí)，如果是由①和②的情況跳變到④的話，那么Q和Q′互非，根據(jù)式(5)可知，Q和Q′保持原來(lái)的狀態(tài)；而對(duì)于由③跳變到④，則需要考慮兩種情況：

第一種：S和R的其中一個(gè)比另一個(gè)先到達(dá)0狀態(tài)，即有中間過(guò)程，③→①→④或者③→②→④，那么經(jīng)歷了中間態(tài)之后，Q和Q′互非，保持狀態(tài)；

第二種： 如果S和R嚴(yán)格地同時(shí)到達(dá)0狀態(tài)，即沒(méi)有中間過(guò)程，根據(jù)式(5)可知，Q和Q′在不斷地翻轉(zhuǎn)，由{Q=0,Q′=0}→{Q=1,Q′=1}→{Q=0,Q′=0}，無(wú)限循環(huán)，顯然，出現(xiàn)此情況的概率微乎其微。

2)與非門SR鎖存器的輸出特性：

與非門SR鎖存器原理圖示于圖2

圖2 與非門SR鎖存器

根據(jù)新定義，對(duì)每個(gè)或非門列方程，有：

(6)

對(duì)式(6)求解，可以得到以下關(guān)系：

(7)

根據(jù)結(jié)果，將S、R的值代入式(7)進(jìn)行運(yùn)算可以得到：

①S′=1 ,R′=0，時(shí)，Q=0 ,Q′=1;

②S′=0 ,R′=1，時(shí)，Q=1 ,Q′=0;

③S′=0 ,R′=0，時(shí)，Q=1 ,Q′=1;

④S′=1 ,R′=1，時(shí)，同樣得到(5)，

這時(shí)如果是由①和②的情況跳變到④的話，那么Q和Q′互非，根據(jù)式(5)可知，Q和Q′保持原來(lái)的狀態(tài)；而對(duì)于由③跳變到④，則需要考慮兩種情況：

第一種：S和R的其中一個(gè)比另一個(gè)先到達(dá)1狀態(tài)，即有中間過(guò)程，③→①→④或者③→②→④，那么經(jīng)歷了中間態(tài)之后，Q和Q′互非，保持狀態(tài)；

第二種： 如果S和R嚴(yán)格地同時(shí)到達(dá)1狀態(tài)，即沒(méi)有中間過(guò)程，根據(jù)方程組(5)可知，Q和Q′在不斷地翻轉(zhuǎn)，由{Q=1,Q′=1}→{Q=0,Q′=0}→{Q=1,Q′=1}，無(wú)限循環(huán)，顯然，出現(xiàn)此情況的概率微乎其微。

2.3 在邏輯設(shè)計(jì)中的應(yīng)用

根據(jù)圖3真值表設(shè)計(jì)邏輯電路。

圖3 真值表

根據(jù)真值表可寫出Y=(1-A0)A1A2+A0(1-A1)A2+A0A1(1-A2)+A0A1A2；

化簡(jiǎn)后有Y=A0A1+A0A2+A1A2-2A0A1A2；至此就可以清晰看見(jiàn)輸入與輸出之間的數(shù)值關(guān)系了。

為方便繪制邏輯電路，將結(jié)果轉(zhuǎn)為邏輯語(yǔ)言表述出來(lái)，進(jìn)行配項(xiàng)有Y=A0A1+A0A2+A1A2-2A0A1A2=(A0A1+A0A2-A0A1A2)+A1A2-A0A1A2=(A0A1+A0A2-A0A1A2)+A1A2-(A0A1+A0A2-A0A1A2)A1A2;

即Y=[A0“與”A1]“或”(A0“與”A2)“或”(A1“與”A2)，設(shè)計(jì)結(jié)果如圖4所示。

圖4 邏輯電路

3 結(jié)語(yǔ)

根據(jù)上述可以發(fā)現(xiàn)，利用新定義，可以將邏輯運(yùn)算完全轉(zhuǎn)化為純數(shù)學(xué)運(yùn)算，即可將一切邏輯運(yùn)算問(wèn)題轉(zhuǎn)化為數(shù)學(xué)問(wèn)題，將邏輯分析變得更為直觀易解，特別是當(dāng)變量繁多或者邏輯運(yùn)算過(guò)程含有反饋的時(shí)候，這種優(yōu)勢(shì)更為明顯，如2.2中求解SR鎖存器的輸出特性時(shí)，邏輯運(yùn)算中就含有反饋，利用新定義可求解出一條簡(jiǎn)單的表達(dá)式，而布爾代數(shù)的方法就只能通過(guò)逐步推導(dǎo)來(lái)得出結(jié)果。因此對(duì)于邏輯表達(dá)式的化簡(jiǎn)，利用新定義就可以直接數(shù)學(xué)化簡(jiǎn)。這將大大簡(jiǎn)化邏輯問(wèn)題的分析，同樣也方便了邏輯設(shè)計(jì)。

[1] 閻石 主編，數(shù)字電子技術(shù)基礎(chǔ)(第五版)，高等教育出版社。