淺析空天信息網(wǎng)絡接入體制

[摘 要]空天信息網(wǎng)絡寬帶接入體制的最佳多址體制是FDMA體制，但是FDMA存在頻譜效率低、非線性效應等影響，需要通過信號調制體制的選擇來進行適當?shù)南魅?，因此在本文中設計了一種CPM-FDMA多址接入體制應用于空天信息網(wǎng)絡中。將CPM-FDMA體制和現(xiàn)有的QPSK-FDMA從性能進行了分析比較，證明了CPM-FDMA體制的有優(yōu)越性，并通過工程應用進行驗證信號的特性。

[關鍵詞]CPM；FDMA

目前在衛(wèi)星通信系統(tǒng)中，QPSK依舊是主要被采用的調制方式，應用非常廣泛，然而隨著空間信息環(huán)境的復雜性和終端功能的多樣性能的擴展和提升，空間資源愈發(fā)寶貴，對于數(shù)據(jù)傳輸率和頻譜效率要求也越來越高，現(xiàn)有的QPSK調制體制所具備的點：相位變化是離散的，體現(xiàn)在功率譜上就是主瓣較寬，旁瓣衰減較慢，頻譜利用率不高等，越來越無法滿足未來天基網(wǎng)絡高速多址發(fā)展的需求，另一方面，CPM調制體制下的信號所具有相位連續(xù)性；功率譜中主瓣以外的衰減較快；對相鄰信道產(chǎn)生的干擾較?。活l譜利用率高且信號本身具有的恒包絡特性受高功放的非線性效應影響小等等特點較符合空天網(wǎng)絡的發(fā)展趨勢。故結合空天寬帶多址接入的需求，針對提出的 CPM-FDMA體制與現(xiàn)有的QPSK-FDMA對比分析并進行可行性驗證。

一、CPM信號與QPSK信號對比

1.信號相位變化

不加成形濾波器的QPSK信號相位變化是離散的，其信號包絡為恒包絡，但不加成形的QPSK信號帶寬較寬，為了壓縮信號頻譜，實際使用中通常采用升余弦滾降濾波器。CPM信號在調制過程中碼元與成形脈沖類似卷積編碼的方式，不需要額外的濾波器進行帶寬限制。由于相位以積分方式增加，因此CPM相位是連續(xù)的，連續(xù)的相位使得信號占用帶寬較窄。

2.信號包絡對比

QPSK信號，雖然成形因子越小，信號帶寬越窄，但是信號的包絡起伏卻是急劇增加的，并且由于存在1800相位轉移，因此存在過零點的情況，更加加劇了信號的包絡起伏，使得功放必須回退才能對信號進行無失真放大。而對于CPM信號，其星座軌跡在單位圓上旋轉，包絡恒定為1，相比QPSK信號可以極大提高功放效率而不帶來失真。

二、CPM-FDMA系統(tǒng)的驗證

CPM-FDMA系統(tǒng)實現(xiàn)的一個難點是高速CPM調制解調器的設計與實現(xiàn)目前還不成熟。課題組已搭建了高速CPM調制解調器硬件平臺，正在開展高速CPM調制解調器研究?；谏鲜鲇布脚_，對CPM信號的硬件實現(xiàn)進行了初步的設計實現(xiàn)，驗證了CPM信號的優(yōu)良特性。

1.系統(tǒng)平臺介紹

CPM-FDMA調制器的硬件平臺主要是以Xilinx公司V4系列的XC4VSX55為核心，并結合ADI公司的AD9957構成，CPM-FDMA信號解調器的硬件平臺采用單板化設計，其核心處理單元采用XILINX公司V6系列的XC6VSX315T，該芯片邏輯資源和乘法器資源相對豐富并且性價比高，具備強大的處理能力。第一片V6芯片主要完成AGC、下變頻及信號同步等功能，第二片V6芯片主要完成基于Laurent分解128狀態(tài)+序列檢測以及誤碼率統(tǒng)計等功能。在FPGA 配置芯片方面，采用了高密度的FLASH 芯片XCF128X對FPGA 進行配置，ADC采樣芯片采用的是TI公司的ADS5474，該支持14比特高精度采樣，并且能支持20Msps～400Msps內(nèi)的高速采樣，最大輸入差分電平為2.2Vpp，采用DDR的方式輸出LVDS差分電平標準的采樣信號。

系統(tǒng)調試的軟件平臺主要基于Mentor公司的HDL語言仿真軟件Modelsim、Xilinx公司硬件設計工具ISE以及在線調試軟件Chipscope。Modelsim界面友好，編譯速度快，用戶接口簡單，是硬件仿真階段很重要的輔助工具。ISE是“集成軟件環(huán)境”軟件的簡稱。它包括了很多硬件設計工具，可以實現(xiàn)設計輸入、程序綜合和仿真實現(xiàn)以及文件下載，基本包括了硬件開發(fā)的全過程，功能非常強大。Chipscope是一個在線調試軟件工具，它可以直接在軟件界面上觀察所有硬件內(nèi)部的信號。通過它來實時發(fā)現(xiàn)硬件中存在的問題或者調整相應的時序非常方便快捷。

2.CPM信號的驗證

信號調制器實現(xiàn)原理采用的驗證信號為ARTM Tier2多調制指數(shù)CPM信號。FPGA包含的模塊有信源、信號處理模塊、時鐘管理單元（DCM）、并串轉換模塊、AD9957控制模塊。此外，與FPGA連接的還有正交調制模塊，主要是由AD9957組成。外部40M的晶振為整個調制器提供輸入時鐘?；鶐盘柹傻墓ぷ髁鞒倘缦拢?/p>

（1）加電，在總線時鐘作用下，配置FPGA初始化。

（2）FPGA初始化階段結束之后，按照預定程序產(chǎn)生一系列參數(shù)配置信號送給AD9957。AD9957隨后按照配置的參數(shù)開始正常工作，同時生成一個同步時鐘送給FPGA內(nèi)部作系統(tǒng)時鐘。同時它也是FPGA與AD9957交互的同步時鐘。

（3）基帶信號生成。當所有的芯片配置完成之后， FPGA按照預定的處理在內(nèi)部生成I、Q兩路基帶數(shù)據(jù)經(jīng)并串轉化后再交給AD9957進行上變頻處理。

在本系統(tǒng)的正交調制模塊設計中，我們采用的DDS芯片處理時鐘為640MHz，輸出到FPGA的處理時鐘為80MHz，用于處理比特速率為2.5MHz的信源數(shù)據(jù)。在本系統(tǒng)中基于輸出端濾波模塊的限制，其載波頻率可依據(jù)設置不同的頻率控制字進行變化。在信號生成模塊中，正交調制的工作由AD9957獨立完成。

作者簡介：曹強（1967-），男，浙江嘉興人，武警士官學校教授，研究方向：船舶輪機、船舶通信技術。