基于銅氧化物的電阻存儲器工藝優(yōu)化

宋立軍

（1.上海交通大學(xué),上海200240；2.中芯國際集成電路制造有限公司，上海201203）

基于銅氧化物的電阻存儲器工藝優(yōu)化

宋立軍1,2

（1.上海交通大學(xué),上海200240；2.中芯國際集成電路制造有限公司，上海201203）

針對銅氧化物電阻存儲器，通過優(yōu)化硅化、氧化以及上電極制備等工藝得到具有良好性能的存儲單元。通過選取合適的機(jī)臺，形成了厚度符合需求的均勻銅氧化層。在氧化之前進(jìn)行硅化處理，很好地解決了氧化層空洞的問題，提高了存儲器可靠性。在銅氧化過程中調(diào)節(jié)氧氣比例，增加氧化后高溫退火工藝，提高銅氧化物薄膜中氧空位的比例，從而提高了電阻轉(zhuǎn)換特性。發(fā)現(xiàn)鈦與氮化鈦復(fù)合上電極中鈦的比例對存儲特性影響很大，當(dāng)鈦與氮化鈦的比例較小時高低阻態(tài)最穩(wěn)定，電阻轉(zhuǎn)換特性更好。

：電阻存儲器；銅氧化物；硅化；氧化

1 引言

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，傳統(tǒng)的浮柵閃存可承受的尺寸將接近極限，很難進(jìn)一步縮小。到目前為止，已有眾多的研究機(jī)構(gòu)以及公司嘗試新的半導(dǎo)體存儲器設(shè)計，其中最有可能成為下一代主流的就是電阻存儲器（RRAM）。目前已經(jīng)有公司開發(fā)出可以應(yīng)用于量產(chǎn)的新產(chǎn)品。2016年初，中芯國際與電阻存儲器（RRAM）領(lǐng)軍企業(yè)Crossbar達(dá)成戰(zhàn)略合作協(xié)議，準(zhǔn)備在40 nm邏輯工藝平臺導(dǎo)入電阻存儲器技術(shù)。

電阻存儲器的基本結(jié)構(gòu)為MIM電容結(jié)構(gòu)（Metal-Insulator-Metal），中間的絕緣層就是具有電阻轉(zhuǎn)換特性的材料。這層材料在外加電壓或者電流的作用下會表現(xiàn)出不同的電阻狀態(tài)，并且不會隨著電信號的撤除而發(fā)生變化，同時這種電阻的變化又是可逆的，改變施加的電信號可以使阻值在高低態(tài)之間循環(huán)變化。電阻存儲器能夠吸引學(xué)術(shù)以及工業(yè)界的眼光并非偶然，它兼具低操作電壓、低功耗、高操作速度、非破壞性讀取、保持時間長、結(jié)構(gòu)簡單、與傳統(tǒng)CMOS工藝兼容等諸多優(yōu)點(diǎn)。在眾多阻變材料當(dāng)中，銅氧化物由于不引入新的材料，與標(biāo)準(zhǔn)邏輯工藝完美兼容，并且工藝簡單、易于集成，吸引了越來越多研究者的目光。

基于銅氧化物的電阻存儲器早在2008年就已經(jīng)開始被系統(tǒng)地研究。早期研究主要集中在實(shí)驗(yàn)室環(huán)境中，采用在裸銅上面等離子氧化形成銅氧化物，然后用剝離（Lift-off）工藝形成鋁電極。Lv，H.B.等在其研究中發(fā)現(xiàn)銅氧化物的電阻轉(zhuǎn)換機(jī)理是焦耳熱引起導(dǎo)電絲的形成和分解[1]。Yin，M.等通過優(yōu)化操作電壓脈沖，從單個固定幅度的脈沖改變?yōu)榉葷u進(jìn)式脈沖序列，并在每個脈沖之后確認(rèn)阻值狀態(tài)，得到了非常好的電阻轉(zhuǎn)換特性。高低阻窗口達(dá)到了10倍，同時轉(zhuǎn)換次數(shù)（endurance）達(dá)到了8000次以上[2]。Zhou，P.等研究了基于裸片生長氧化銅以及剝離工藝制備TiN上電極的TiN/CuxO/Cu結(jié)構(gòu)，存儲單元面積很大。該存儲單元各項(xiàng)指標(biāo)都很優(yōu)秀，高低阻轉(zhuǎn)換次數(shù)可以達(dá)到3000次以上，數(shù)據(jù)保持能力可以達(dá)到＞10年（85℃）[3]。Wang，M.等系統(tǒng)性地研究了存儲容量為1 MB的銅氧化物電阻存儲器芯片的性能，該芯片的單個存儲單元基于1T1R結(jié)構(gòu)（一個晶體管，一個電阻存儲器），并且在銅氧化物存儲材料中摻雜了硅，電極則從Al改為了銅后段工藝中廣泛被用作黏附層的氮化鉭（TaN），從而顯著提高了電阻轉(zhuǎn)換特性的穩(wěn)定性以及高低阻態(tài)的熱穩(wěn)定性[4]。

2 存儲單元

在電阻存儲器的早期研究中，1T1R結(jié)構(gòu)使用最多。它具有結(jié)構(gòu)簡單、易于設(shè)置限制電流、避免過沖現(xiàn)象出現(xiàn)進(jìn)而損害電阻存儲器件等優(yōu)點(diǎn)。本實(shí)驗(yàn)依然采用1T1R結(jié)構(gòu)，其中晶體管采用0.13 μm標(biāo)準(zhǔn)邏輯工藝中的3.3 V輸入輸出器件，源極漏極擊穿電壓高于5 V，可以滿足電阻存儲器初始化的電壓需求。如圖1所示，存儲單元結(jié)構(gòu)形成于銅后段通孔上方，通過銅表面的氧化得到銅氧化物存儲層，再通過上電極材料的沉積以及刻蝕完成整個存儲單元。如圖2所示，測試結(jié)構(gòu)版圖設(shè)計為在通孔上方形成存儲單元，同時設(shè)計多種不同尺寸，從而進(jìn)行制造工藝以及存儲性能與面積的相關(guān)性研究。

3 工藝優(yōu)化

3.1 銅氧化工藝優(yōu)化

電阻存儲器制備過程中最重要的就是銅氧化工藝，由于銅氧化速率很快，而且本身不是特別穩(wěn)定，導(dǎo)致氧化工藝的設(shè)備選擇以及條件優(yōu)化變得極其重要。

圖1 銅氧化物電阻存儲器基本結(jié)構(gòu)

圖2 測試結(jié)構(gòu)版圖

3.1.1 氧化機(jī)臺的選擇

我們嘗試了兩種設(shè)備進(jìn)行銅氧化物制備，分別是高溫、使用由上而下的等離子體的去光阻機(jī)臺以及常溫的蝕刻機(jī)臺。去光阻機(jī)臺氧化速率快，可以得到均勻的氧化層。能譜分析顯示氧含量從表層向下呈現(xiàn)梯度分布，如圖3（a）所示，氧含量不飽和意味著對存儲有貢獻(xiàn)的氧空位較多，具備更好的存儲特性。而蝕刻機(jī)臺制備的氧化銅非常致密，且沒有氧的梯度分布，如圖3（b）所示，這種薄膜內(nèi)部幾乎沒有氧空位，電性測試也顯示只有擊穿特性。相比之下，采用去光阻機(jī)臺作為銅氧化的設(shè)備更加合適。

圖3 銅氧化機(jī)臺實(shí)驗(yàn)

3.1.2 退火工藝對氧化層成分的影響

為了增強(qiáng)銅氧化物的電阻轉(zhuǎn)換特性，我們嘗試對銅氧化物進(jìn)行不同溫度的退火，并且對退火后的樣品進(jìn)行了X射線能譜分析，結(jié)果如圖4所示。不同溫度退火得到的結(jié)果類似，氧化銅有向氧化亞銅轉(zhuǎn)化的現(xiàn)象。氧化亞銅能夠提供更多的氧空位，因此退火對電阻存儲器的性能改善有幫助。

圖4 銅氧化物退火前后XPS分析

3.1.3 氧化層成分調(diào)整

銅氧化物的組成成分與氧化過程的工藝參數(shù)密切相關(guān)，通過調(diào)節(jié)氧氣與氮?dú)獾谋壤梢哉{(diào)節(jié)氧化亞銅的含量。如圖5所示，隨著氧氣濃度的升高，氧化物總厚度顯著提升。但是過量的氧反而使銅氧化物中氧化亞銅的比例降低；同時過厚的銅氧化層更容易形成空洞，從而影響電阻轉(zhuǎn)換特性。

圖5 氧氣含量對銅氧化物成分的影響

3.1.4 氧化層生長的面積效應(yīng)

銅氧化物的性質(zhì)與生長面積有很強(qiáng)的相關(guān)性，主要體現(xiàn)在厚度以及均勻性上面。如圖6所示，在不同面積的存儲單元上進(jìn)行TEM分析，小面積的結(jié)構(gòu)上氧化層更薄更均勻；相應(yīng)的大面積上的氧化層更厚，均勻性也更差。

圖6 氧化工藝的面積效應(yīng)

3.2 銅硅化工藝優(yōu)化

銅氧化物的生長很難控制，生成的氧化物也不穩(wěn)定，容易發(fā)生銅擴(kuò)散現(xiàn)象并形成空洞。在銅中摻雜硅元素可以顯著抑制擴(kuò)散現(xiàn)象，提高氧化層的質(zhì)量，進(jìn)而改善電阻存儲器性能。

本實(shí)驗(yàn)采用了硅烷等離子體摻雜工藝對銅表面進(jìn)行硅化處理，對硅化和氧化進(jìn)行了不同的組合，如圖7所示。先硅化再氧化得到的硅氧銅復(fù)合層表面平滑，厚度均勻，性能良好。另外兩種方式均在表面形成了大顆的硅晶粒，這顯然是不可接受的。

圖7 不同硅化氧化方案得到的復(fù)合層SEM及TEM分析

3.3 上電極的優(yōu)化

上電極對電阻存儲器的影響很大，本實(shí)驗(yàn)采用鈦以及氮化鈦復(fù)合電極。復(fù)合電極中的鈦能夠從氧化銅中奪取氧，從而形成更多的氧空位，提高電阻存儲器的性能；但是過量的鈦會使整個存儲器變?yōu)閷?dǎo)體。鈦與氮化鈦的比例需要特別優(yōu)化，如圖8所示，鈦與氮化鈦比例為A/B（低）時電阻轉(zhuǎn)換特性最好；當(dāng)比例變?yōu)镋/F（高）時，幾乎失去了電阻存儲特性。

4 測試結(jié)果

4.1 電阻存儲器直流以及脈沖測試

制備好的電阻存儲器的初始電阻均為高阻，這一阻值可以達(dá)到1 MΩ以上，在進(jìn)行正常操作之前需要對其進(jìn)行激活。激活過程需要在其兩端施加一個相對較高的電壓，激活電壓與銅氧化物的成分以及厚度成正比，可以通過優(yōu)化工藝得到合適的激活電壓，一般為3 V左右。激活過程完成后需要對電流進(jìn)行限制，以防大電流產(chǎn)生的高發(fā)熱量破壞存儲器結(jié)構(gòu)，采用1T1R結(jié)構(gòu)可以很好地防止電流過沖現(xiàn)象，從而保護(hù)存儲結(jié)構(gòu)。電阻存儲器經(jīng)過激活后即為寫入狀態(tài)，后續(xù)的寫入電性測試曲線與激活幾乎完全相同，只是電壓需求略低一些，大約僅需要1～2 V。

電阻存儲器的擦除過程就是把電阻恢復(fù)成高電阻態(tài)的過程。測試上需要在電阻兩端施加一個反向的電壓，同樣采用掃描方式，當(dāng)電壓高到擦除臨界值時，電阻會顯著升高。一般來說，擦除所需電壓要比激活以及寫入都低一些，通常小于1 V。這里需要注意的是擦除過程需要限制電壓，否則可能造成反向誤操作，也就是說反向擊穿進(jìn)而變?yōu)閷懭霠顟B(tài)，嚴(yán)重時會導(dǎo)致存儲器失效。將寫入以及擦除測試特性曲線結(jié)合在一起就是直流特性曲線，典型的直流特性曲線如圖9所示。

圖8 復(fù)合電極成分對電阻存儲特性的影響

圖9 電阻存儲器直流特性曲線

電阻存儲器的脈沖測試同樣包括了激活、寫入以及擦除步驟。脈沖測試所需的電壓要明顯比直流高，通過增加脈沖數(shù)量可以顯著降低操作電壓。為了避免不必要的脈沖操作損壞器件，通常會在一個或者幾個脈沖過后增加電阻讀取確認(rèn)步驟。具體流程如圖10所示。脈沖測試產(chǎn)生熱量較小，因此對電阻存儲器的損害要小很多，采用脈沖測試可以顯著提高循環(huán)次數(shù)。

圖10 電阻存儲器脈沖測試流程

4.2 電阻存儲器轉(zhuǎn)換特性測試

經(jīng)過各道工藝優(yōu)化之后，對得到的電阻存儲器樣品進(jìn)行脈沖測試，得到的測試結(jié)果如圖11所示。高低阻態(tài)可以保證1.5倍窗口，并且可以穩(wěn)定存儲循環(huán)500次以上。

圖11 電阻存儲器轉(zhuǎn)換特性

5 結(jié)論

基于銅氧化物的電阻存儲器一直是研究的熱點(diǎn)，本實(shí)驗(yàn)針對制備工藝做了深入的研究。銅氧化工藝選擇了等離子體較弱的去光阻機(jī)臺，通過調(diào)節(jié)氧氣比例、增加退火、縮小面積的方式得到了厚度均勻、氧空位較多的理想存儲材料層。為了改善可靠性引入了硅化工藝，硅化加氧化方式得到的存儲器層厚度以及表面均勻性表現(xiàn)最好。針對上電極的成分比做了深入研究，發(fā)現(xiàn)鈦與氮化鈦比例為A/B（低）時電阻轉(zhuǎn)換特性最佳。優(yōu)化后的成品表現(xiàn)出了優(yōu)越的存儲特性，高低阻態(tài)可以實(shí)現(xiàn)1.5倍窗口，同時轉(zhuǎn)換次數(shù)達(dá)到了500次，可以滿足一般的存儲需求。

[1]Lv,H B,et al.Polarity-Free Resistive Characteristics of CuxO Films for Non-volatile Memory Applications[J]. CHIN.PHYS.LETT.,2008,25(3):1087-1090.

[2]Yin,M et al.Improvement of Resistive Switching in CuxO Using New RESET Mode[J].IEEE,2008,29(7):681-683.

[3]Zhou,P,et al.A Systematic Investigation of TiN/CuxO/Cu RRAM with Long Retention and Excellent Thermal Stability [M].IMW,2009:1-2.

[4]Wang,M,et al.A Novel CuxSiyO Resistive Memory in Logic Technology with Excellent Data Retention and Resistance Distribution for Embedded Applications[C]. VLSI,2010:89-90.

[5]Lv,H B,et al.Improvement of Endurance and Switching Stability of Forming-free CuxO RRAM[C].IEEE,NVSMW/ ICMTD:52-53.

[6]Wang,Y L,et al.Algorithm-Enhanced Retention Based on Megabit Array of CuxSiyO RRAM[J].IEEE,2012,33(10): 1408-1410.

[7]Xue,X Y,et al.A 0.13 μm 8 MB Logic Based CuxSiyO Resistive Memory with Self-Adaptive Yield Enhancement and Operation Power Reduction[C].VLSIC,2012:42-43.

CuxO Based RRAM Fabrication Process Optimization

SONG Lijun1,2
（1.Shanghai JiaoTong University,Shanghai 200240,China；2.SMIC,Shanghai 201203,China）

The research major focus on CuxO based RRAM.Optimize copper oxidation,silicon dope and top electrode deposition process to get RRAM cell with good performance.Select proper oxidation tool to get uniform CuxO film with acceptable thickness.Add silicon dope process before oxidation to suppress void formation during copper oxidation,improve RRAM cell reliability.Increase oxygen vacancy in CuxO film via decrease oxygen percentage during oxidation and add post oxidation anneal to improve resistance switching performance.Tipercentage intopelectrode Ti/TiN film playimportant role in RRAM performance,decrease Ti percentage getstable highandlowresistance state andbetter switchingperformance.

RRAM;CuxO;Silicondope;Oxidation

TN305.5

：A

：1681-1070（2017）09-0037-04

2017-6-20

宋立軍（1981—），男，遼寧沈陽人，本科，現(xiàn)就職于中芯國際集成電路制造(上海)有限公司，于技術(shù)研發(fā)部從事28 nm高介電常數(shù)金屬柵邏輯工藝開發(fā)以及整合的相關(guān)工作。