HKMG技術(shù)發(fā)展概況

王建霞+董樂(lè)

摘 要： HKMG技術(shù)在CMOS器件中有著廣泛的應(yīng)用，并支撐著45nm、32nm、28nm及以下工藝代的發(fā)展；本文重點(diǎn)介紹了HKMG技術(shù)的重要技術(shù)分支情況，并對(duì)HKMG在未來(lái)的走向進(jìn)行了預(yù)測(cè)。

關(guān)鍵詞： HKMG；CMOS；柵極漏電流；工藝代

The development situation of HKMG technology

Wang Jianxia，Dong Le（Equal to the first author）

（Patent Examination Cooperation Center of the Patent office，SIPO，Zhengzhou Henan， 450000）

Abstract：HKMG technology，which supports the development of 45-nm、32-nm、28-nm process and smaller-nm process，have been widely used in CMOS devices.The main technology branches of HKMG were emphatically analyzed，and the future trend was also forecasted in this paper.

Keywords：HKMG；CMOS；gate leakage current；process generation

1、引言

集成電路（IC）尤其是超大規(guī)模集成電路中的主要器件是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOS），隨著半導(dǎo)體集成電路工業(yè)技術(shù)日益的成熟，超大規(guī)模的集成電路的迅速發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密度，而且各個(gè)部件、元件之間或各個(gè)元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。

傳統(tǒng)的柵極結(jié)構(gòu)是多晶硅柵極/二氧化硅柵介質(zhì)層，在進(jìn)入亞微特征尺寸領(lǐng)域后，隨著集成電路尺寸不斷縮小，其中溝道長(zhǎng)度和柵極氧化層厚度也在不斷縮小，器件的物理極限對(duì)器件制備帶來(lái)的影響越來(lái)越大，器件的特征尺寸按比例縮小也變得越來(lái)越困難。到了65nm工藝時(shí)，柵極氧化層達(dá)到了其物理極限，帶來(lái)了高柵極漏電流、多晶硅耗盡損耗、硼穿透（摻雜硼原子擴(kuò)散）等問(wèn)題。上述問(wèn)題嚴(yán)重影響著MOS晶體管器件的應(yīng)用。

為解決上述問(wèn)題，Intel率先于2007年在45nm工藝時(shí)啟用了高介電常數(shù)金屬柵極（HKMG，High-k/Metal Gate）技術(shù)[1]，即采用基于金屬鉿（Hafnium）的氧化物作為柵極電介質(zhì)，TiN替代傳統(tǒng)的多晶硅柵極作為金屬柵極。高k柵氧化層與金屬柵極的組合使用，不僅能夠大幅減小柵極漏電流，同時(shí)因高k柵氧化層的等效氧化物厚度（Equivalent Oxide Thickness，EOT）較薄，還能有效減低柵極電容。HKMG技術(shù)，有效支持由NMOS晶體管和PMOS晶體管共同構(gòu)成的互補(bǔ)金屬-氧化物-半導(dǎo)體（CMOS，complementary metal oxide semiconductor）場(chǎng)效應(yīng)晶體管技術(shù)向28nm及以下技術(shù)代前進(jìn)，并成為CMOS器件結(jié)構(gòu)的新分水嶺。

2、HKMG結(jié)構(gòu)

所謂的高介電常數(shù)金屬柵極（high-k metal gate，HKMG）技術(shù)就是采用具有高介電常數(shù)的材料（>20）替代傳統(tǒng)的二氧化硅柵極氧化層作為柵極電介質(zhì)，并采用金屬替代多晶硅作為柵極材料。高k介質(zhì)層必須滿足以下條件：1、高介電常數(shù)，小于50nm的CMOS要求k>20；2、與Si有良好的熱穩(wěn)定性；3、在工藝處理過(guò)程中始終是非晶態(tài)，以減少泄漏電流；4、有大的帶隙和高的勢(shì)壘高度，以降低隧穿電流；5、具有低缺陷態(tài)密度，以抑制器件表面遷移率退化。最初發(fā)現(xiàn)滿足這些條件的材料為基于金屬鉿的氧化物，如HfO2。但新材料的引入在帶來(lái)希望的同時(shí)，也伴隨著一定風(fēng)險(xiǎn)，基于鉿的高k介質(zhì)材料和原來(lái)作為柵極的多晶硅并不兼容。業(yè)內(nèi)人員經(jīng)過(guò)多次嘗試發(fā)現(xiàn)，采用金屬代替多晶硅作為柵極材料可進(jìn)一步提高器件性能。

圖1為傳統(tǒng)的晶體管與具有HKMG結(jié)構(gòu)的晶體管的對(duì)比圖。與傳統(tǒng)的多晶硅/二氧化硅柵介質(zhì)層結(jié)構(gòu)相比，HKMG技術(shù)不僅能夠大幅減小柵極的漏電量，同時(shí)還能有效降低柵極電容。這樣晶體管的關(guān)鍵尺寸得到進(jìn)一步的縮小，其驅(qū)動(dòng)能力也得到有效改善。HKMG技術(shù)的出現(xiàn)，使摩爾定律的神話得以延續(xù)。

3、HKMG工藝發(fā)展歷程

在HKMG技術(shù)的工藝方面，存在以IBM為代表的先柵（gate-first）工藝和以Intel為代表的后柵（gate-last）工藝。本領(lǐng)域技術(shù)人員所公知的，MOS晶體管要通過(guò)離子注入在襯底中形成源漏區(qū)結(jié)構(gòu)，之后進(jìn)行高溫退火對(duì)注入的離子進(jìn)行激活。先柵工藝即是在進(jìn)行源漏區(qū)離子注入及隨后的退火步驟之前形成金屬柵極，而后柵工藝是在源漏區(qū)離子注入及高溫退火步驟之后形成金屬柵極。

3.1 先柵工藝

先柵工藝也稱前柵工藝，其與傳統(tǒng)CMOS集成方案一致，工藝較為簡(jiǎn)單。如上圖2為先柵工藝得到的HKMG的典型結(jié)構(gòu)圖[2]。如圖2所示，該半導(dǎo)體結(jié)構(gòu)即是通過(guò)先柵極HKMG工藝制成，柵極結(jié)構(gòu)160分別包括高k柵介質(zhì)層101，功函數(shù)金屬層102（用于調(diào)整晶體管的閾值電壓），金屬柵極103，以及覆蓋層Si3N4 105。形成柵極結(jié)構(gòu)160之后，以柵極結(jié)構(gòu)160為掩膜，通過(guò)離子注入在半導(dǎo)體襯底100中形成源漏區(qū)106，之后進(jìn)行高溫退火處理以對(duì)注入離子進(jìn)行激活。先柵工藝中的高溫退火工序會(huì)引起金屬柵極的有效功函數(shù)改變，增加控制閾值電壓的難度。這是先柵工藝中面臨的最主要的問(wèn)題。

為了滿足高性能器件的技術(shù)要求，先柵工藝嘗試了各種改進(jìn)技術(shù)，如引入較為復(fù)雜的覆蓋層（capping layer）技術(shù)，采用注入摻雜技術(shù)來(lái)調(diào)節(jié)有效功函數(shù)等，這些技術(shù)的引入不僅增加了工藝集成難度和工藝成本，而且仍無(wú)法滿足器件進(jìn)一步縮小后對(duì)閾值電壓的要求。因此，業(yè)界內(nèi)普遍認(rèn)為先柵工藝可作為32nm或28nm技術(shù)代的過(guò)渡技術(shù)，但不具備進(jìn)一步技術(shù)延伸的能力。

3.2 后柵工藝

為解決先柵工藝中離子注入、高溫退火對(duì)金屬柵極的影響，業(yè)內(nèi)發(fā)展出了后柵工藝。后柵工藝又稱替代柵（replacement metal gate，RMG）工藝，或犧牲柵工藝。即先在襯底上形成多晶硅虛設(shè)柵電極（dummy gate）結(jié)構(gòu)，然后以虛設(shè)柵電極結(jié)構(gòu)為掩膜進(jìn)行源漏極區(qū)域離子注入以及高溫退火，之后去除多晶硅虛設(shè)柵電極材料并進(jìn)行金屬柵極的沉積。因?yàn)榻饘贃艠O能夠避免高溫退火步驟，對(duì)制作金屬柵極的金屬材料要求更低，材料選擇范圍相對(duì)寬松，并可分別對(duì)PMOS和NMOS采用不同的金屬電極，充分控制閾值電壓Vt，功耗更低、漏電更少，高頻運(yùn)行狀態(tài)也更穩(wěn)定。雖然后柵工藝的工藝集成復(fù)雜，但業(yè)界己經(jīng)公認(rèn)后柵極技術(shù)具備可持續(xù)應(yīng)用潛力，滿足28nm及以下技術(shù)代、甚至新器件結(jié)構(gòu)FinFET的技術(shù)要求。

后柵工藝先后發(fā)展出了兩種工藝：先高k后柵極（high-k first gate-last）工藝和后高k后柵極（high-k last gate-last）工藝。

先高k后柵極工藝是先在襯底上形成高k柵氧化層和虛設(shè)柵電極，然后進(jìn)行源/漏極的離子摻雜、高溫退火等步驟，最后再刻蝕掉虛設(shè)柵極形成凹槽，采用合適的金屬填充凹槽形成金屬柵極。但在先高k后柵極工藝中，因高k柵介質(zhì)層形成在高溫退火之前，高溫退火會(huì)對(duì)高k柵介質(zhì)層的材料特性造成很大的影響，以至于器件的穩(wěn)定性、遷移率在退火處理后顯著惡化。

為了解決上述問(wèn)題，業(yè)內(nèi)又提出了后高k后柵極工藝，即高k柵介質(zhì)層和金屬柵極都在高溫退火之后形成。后高k后柵極工藝使得高k柵介質(zhì)層能避免高溫退火，可改善器件的穩(wěn)定性和遷移率[3]，并也可進(jìn)一步改善TDDB和NBTI效應(yīng)。后柵極工藝雖能大幅提高CMOS器件性能，但因其工藝復(fù)雜，在其制作過(guò)程中存在一些技術(shù)難點(diǎn)。雙金屬電極的形成工藝是后柵極工藝中的難點(diǎn)之一，目前業(yè)內(nèi)常用的兩種工藝集成方案為金屬反刻蝕技術(shù)和光刻膠保護(hù)技術(shù)，但這兩種技術(shù)依然存在一些問(wèn)題。吳世華等人提供了一種雙金屬電極的形成工藝，并減少工藝步驟，降低成本以及工藝集成難度，利于量產(chǎn)應(yīng)用[4]。對(duì)于較先進(jìn)節(jié)點(diǎn)柵極堆疊難于填充的問(wèn)題，桑寧波等人提出了一種增加溝槽的開(kāi)口的方法，使得后續(xù)的金屬填充更易完成，同時(shí)降低接觸電阻，且不影響虛擬柵下表面的寬度[5]。

4、HKMG面臨的問(wèn)題

無(wú)論是HKMG技術(shù)中的先柵工藝還是后柵工藝，對(duì)提升晶體管的性能均有重大的意義，但在工藝節(jié)點(diǎn)持續(xù)降低的發(fā)展中，HKMG技術(shù)也面臨一些問(wèn)題：如器件穩(wěn)定性問(wèn)題、界面態(tài)問(wèn)題、費(fèi)米釘扎效應(yīng)等。

4.1器件穩(wěn)定性

器件穩(wěn)定性問(wèn)題是HKMG技術(shù)中比較關(guān)鍵的問(wèn)題，其主要體現(xiàn)在兩個(gè)方面，一是偏壓溫度不穩(wěn)定性（BTI，bias temperature instability），包括通常存在于NMOS器件中的正偏壓溫度不穩(wěn)定性（PBTI，positive bias temperature instability）和存在于PMOS器件中的負(fù)偏壓溫度不穩(wěn)定效應(yīng)（NBTI，negative bias temperature instability）；二是與時(shí)間相關(guān)的介質(zhì)擊穿（TDDB，time-dependent dielectric breakdown）。

4.2界面陷阱（interface traps）問(wèn)題

CMOS器件的特性被HKMG中的各類陷阱所影響[6]-[7]，在SiOx/Si界面的界面陷阱對(duì)超小晶體管的影響比大規(guī)模電路要嚴(yán)重得多。不同的HKMG制備工藝對(duì)出現(xiàn)在SiOx/Si界面處的隨機(jī)界面陷阱（Random interface traps）有不同的影響，帶有HKMG結(jié)構(gòu)的鰭狀場(chǎng)效應(yīng)晶體管（FinFETs）在亞22nm工藝節(jié)點(diǎn)提高電學(xué)性能、控制各種波動(dòng)等方面發(fā)揮著巨大的作用[8]-[9]。Sheng-CHia Hsu等人分析了RITs對(duì)16nm HKMG結(jié)構(gòu)的體FinFET器件的影響，通過(guò)器件模擬，得出16nm HKMG結(jié)構(gòu)的體FinFET器件能有效抑制由RITs引起的DC特性和SCE參數(shù)波動(dòng)[10]。

4.3 費(fèi)米釘扎效應(yīng)（Fermi level pinning）

解決費(fèi)米釘扎效應(yīng)最好的方法是調(diào)節(jié)PMOS晶體管和NMOS晶體管的閾值電壓，使得NMOS晶體管和PMOS晶體管的閾值電壓對(duì)稱并盡可能低。為了調(diào)節(jié)柵極整體的功函數(shù)，在高k介質(zhì)層和金屬柵極材料層之間引入功函數(shù)金屬層。采用不同的功函數(shù)可調(diào)的金屬分別作為PMOS晶體管和NMOS晶體管的功函數(shù)材料，以此調(diào)節(jié)PMOS晶體管和NMOS晶體管的功函數(shù)，并由此調(diào)節(jié)PMOS和NMOS晶體管的閾值電壓。

PMOS晶體管中金屬柵極的功函數(shù)范圍需4.8～5.1eV，NMOS晶體管中金屬柵極的功函數(shù)需位于4.0～4.3eV，但實(shí)際上PMOS晶體管的功函數(shù)偏低，在4.8eV左右浮動(dòng)，無(wú)法達(dá)到更高的數(shù)值，其原因是作為金屬柵極的Al原子擴(kuò)散至功函數(shù)層、高k柵介質(zhì)層，從而降低了金屬柵極整體的功函數(shù)數(shù)值，其直接影響CMOS晶體管的性能。高漢杰[11]等公開(kāi)了一種通過(guò)在功函數(shù)層上形成一擴(kuò)散阻擋層并使其包裹住金屬柵極材料層，從而避免基于金屬原子擴(kuò)散而導(dǎo)致金屬柵極整體功函數(shù)下降的缺陷。報(bào)道稱，在高k介質(zhì)層與金屬柵極之間設(shè)置阻擋層，也可幫助減少或消除多晶與高k之間的費(fèi)米釘扎效應(yīng)[12]。

HKMG中存在的上述主要問(wèn)題，在一定的程度內(nèi)影響著其應(yīng)用發(fā)展，但也正是這些問(wèn)題的存在，引領(lǐng)著HKMG行業(yè)內(nèi)各研究人員采取各種技術(shù)手段，提升HKMG性能，并推動(dòng)其向前發(fā)展。

5、HKMG的前景展望

2016年3月，全球半導(dǎo)體行業(yè)正式承認(rèn)，自上世紀(jì)60年代起推動(dòng)信息技術(shù)革命的原則——摩爾定律正走向終結(jié)，且全球半導(dǎo)體行業(yè)將發(fā)布以應(yīng)用為導(dǎo)向的新路線圖。該行業(yè)路線圖將首次部署一份未以摩爾定律為中心的研發(fā)計(jì)劃。相反，它將遵循“超越摩爾定律”的戰(zhàn)略：以應(yīng)用——智能手機(jī)、超級(jí)計(jì)算機(jī)、云數(shù)據(jù)中心——為開(kāi)端，然后向下尋求所需芯片來(lái)支撐，而非讓芯片變得更好并使應(yīng)用跟隨其后。從字面上理解，摩爾定律正在終結(jié)，因?yàn)榫w管數(shù)量的指數(shù)級(jí)增長(zhǎng)已無(wú)法繼續(xù)下去；不過(guò)從消費(fèi)者角度來(lái)說(shuō)，“用戶價(jià)值每隔兩年就會(huì)翻番”，從這層意義上說(shuō)，摩爾定律將繼續(xù)下去，只要半導(dǎo)體行業(yè)能持續(xù)用各種新功能填充其設(shè)備。

雖然HKMG技術(shù)已發(fā)展較為成熟，但就本文作者來(lái)看，其還未到達(dá)終點(diǎn)。半導(dǎo)體行業(yè)內(nèi)持續(xù)對(duì)其結(jié)構(gòu)、工藝各個(gè)方面的改進(jìn)，該技術(shù)與其他器件集成的持續(xù)探索，以應(yīng)用為導(dǎo)向的新路線圖的戰(zhàn)略部署等，將會(huì)繼續(xù)使該技術(shù)支撐著半導(dǎo)體行業(yè)蜿蜒前行！■

參考文獻(xiàn)

[1] K.Mistry et al. A 45nm Logic Technology with High-k+Metal gate Transistors， Strained Silicon， 9 Cu Interconnect Layers， 193nm Dry Patterning， and 100% Pb-free Packaging. IEEE Int Electron Dev Meet 2007 247-250

[2] S·弗萊克豪斯基，J·亨治爾，R·博施克，簡(jiǎn)化的先柵極HKMG制造流程，CN104517902A，2015.

[3]Takashi Ando， Eduard A. Cartier， Kisik Choi， Vijay Narayanan， Method to improve reliability of replacement gate device， US， US2015/0243762A1.

[4] 吳世華，尹英，一種雙金屬柵極的形成方法，中國(guó)，CN 105097473A.

[5] 桑寧波，李潤(rùn)領(lǐng)，關(guān)天鵬. 一種金屬柵結(jié)構(gòu)的形成方法，中國(guó)，CN104966668A，2015.

[6] Li Y， Cheng HW， Chiu YY， Yiu CY， Su HW： A unified 3D device simulation of random dopant， interface trap and work function fluctuations on high-K/metal gate device. In Proceedings of the IEEE International Electron Devices Meeting. Washington， DC： IEEE； 2011：107-110

[7] Tallarico AN， Cho M， Franco J， Ritzenthaler R， Togo M， Horiguchi N， Groeseneken G， Crupi F. Impact of the substrate orientation on CHC reliability in n-FinFETs—separation of the various contributions. IEEE Trans Device Mater Reliab 2014 14 52-56.

[8] Koh SM， Samudra GS， Yeo YC， Contact technology for strained nFinFETs with silicon-carbon source/drain stressors featuring sulfur implant and segregation. IEEE Trans Electron Devices 2012， 59：1046-1055.

[9] Chen SH， Liao WS， Yang HC， Wang SJ，Liaw YG， Wang H， Gu H， Wang MC， High-performance III-V MOSFET with nano-stacked high-K gate dielectric and 3D fin-shaped structure. Nanoscale Res Lett 2012， 7：431.

[10] Sheng-Chia Hsu and Yiming Li. Electrical characteristic fluctuation of 16-nm-gate High-K/metal gate bulk FinFET devices in the presence of random interface traps， Nanoscale Research Letters 2014， 9：633.

[11] 高漢杰， 趙杰，宋偉基.半導(dǎo)體器件及其形成方法，中國(guó)，CN104752179A，2015.

[12] 李達(dá)元；陳建豪；陳啟群；葉明熙；李幸睿. 制造半導(dǎo)體裝置的方法，中國(guó)，CN101752317 A，2010.

作者簡(jiǎn)介：王建霞（1986- ），女，博士研究生，助理研究員，研究方向：半導(dǎo)體器件的制備方法及設(shè)備； 董樂(lè)（1980- ），女，本科，主任科員，研究方向：計(jì)算機(jī)技術(shù)（等同于第一作者）