靶場多路時間間隔測量裝置低功耗設計

錢禮華,申曉敏,劉保煒,康 強

(中國兵器工業(yè)試驗測試研究院，陜西華陰 714200)

0 引言

武器系統(tǒng)在研制、定型、生產及交驗過程中都需要檢測彈丸的速度。在兵器靶場試驗中，常利用區(qū)截裝置(網靶、線圈靶、天幕靶、光幕靶等)和高精度時間間隔測量裝置組合進行彈丸初速和區(qū)截速度測量[1-2]。

目前常用的時間間隔測量裝置功能多、智能化較高，在試驗靶場發(fā)揮了較大的作用[3-4]，但設計中存在體積較大、交流供電使用不便等缺點。在采用發(fā)電機供電時缺點尤為突出，如發(fā)電機供電時間有限、噪聲大且強沖擊、振動環(huán)境及無人值守的情況下存在供電可靠性差等問題[5]。針對以上不足，開展了小型化、直流供電和實用化的靶場多通道時間間隔測量裝置低功耗設計。

1 時間間隔測時原理

靶場現(xiàn)有的計時設備采用了可靠性較高的脈沖計數(shù)法[6-7]，利用高精度晶振產生的穩(wěn)定時間脈沖時鐘作為時基[8]。設計采用的晶振為10 MHz,即脈沖周期為0.1 μs，因此通過顯示的脈沖個數(shù)n乘以0.1 μs就可以得到該段時間間隔的數(shù)值。時間間隔測量裝置原理框圖見圖1。

圖1 時間間隔測量裝置原理框圖

2 低功耗設計

時間間隔測量裝置由信號輸入、LCD顯示、內部電路(信號調理模塊、多路計時模塊、LCD顯示模塊和數(shù)據(jù)處理模塊)和輸出接口等組成。下面主要就內部器件選型、低功耗設計進行論述。

2.1 器件選型設計

由于設計初期已經確定了直流、小型化和連續(xù)工作時間不低于8 h的設計目標，因此不僅要對電路功能、計時精度設計，還要對裝置內部的需要大電流工作的時鐘器件、主控制器、液晶屏和電源等進行低功耗設計。

2.1.1 工作電流估算

系統(tǒng)中功耗最大的高精度石英晶體振蕩器供電有12 V，5 V和3.3 V三種，穩(wěn)定供電電流依次為500 mA，300 mA和120 mA,因此初步選定電路供電電壓為3.3 V。

裝置擬選用3.7 V(2 600 mA·h)鋰電池作為一次電源，經穩(wěn)壓的3.3 V作為內部二次電源。預設穩(wěn)壓電源轉換效率為90%，電路總電流估算為：

(1)

式中:Imax為電路總工作電流;Pbat為電池能量;T為工作時間。

以Pbat選取2 600 mA·h、T為8 h進行計算，得到電路工作總電流最大為292 mA。因此在主要器件選型中需要統(tǒng)籌各器件電流分配。

以下就裝置的時鐘器件、主控制器件和顯示器件進行選擇[9-10]。

2.1.2 時鐘器件

高精度時鐘源主要包括硅晶體振蕩器、石英晶體(溫補型、恒溫型)振蕩器、衛(wèi)星馴服時鐘，各種時鐘的精度和穩(wěn)定性差異大。主要特性見表1。

表1 常用時鐘主要特性比較

1)頻率準確度

時鐘源頻率選型基于GJB2973A—2008《火炮內彈道試驗方法》中對測時設備要求：晶振頻率不低于1 MHz、分辨率不低于1 μs。因此選取10 MHz時鐘源，分辨率可達0.1 μs。

時鐘源類別的選型主要依據(jù)不低于±0.5 μs的計時精度要求。計時偏差公式為：

ΔT=±Tmax·f·K

(2)

式中:ΔT為計時偏差；Tmax為測量時間間隔；f為標準頻率；K為頻率穩(wěn)定度。

假設測量時間間隔均為1 s,當選用0.5×10-6的10 MHz溫補晶體振蕩器時計時偏差為±5 μs，不滿足精度要求；當選用0.05×10-6的10 MHz恒溫晶體振蕩器時計時偏差為±0.5 μs，再考慮測量不確定度為2，也不滿足精度要求；當選用0.01×10-6的10 MHz恒溫晶體振蕩器時計時偏差為±0.1 μs，再考慮測量不確定度為2，計時偏差最大為±0.2 μs，滿足精度要求。

綜上時鐘源選取10 MHz，頻率穩(wěn)定度為0.01×10-6的恒溫晶體振蕩器。

2)時鐘源功耗

恒溫晶振采用恒溫槽技術解決溫度穩(wěn)定性問題，在一定范圍內不受外界溫度影響，達到穩(wěn)定輸出頻率的效果。因此在初始工作時工作電流最大，經5～10 min溫度調節(jié)，溫度穩(wěn)定后就以較低電流工作。

設計中選用的3.3 V低電壓型10 MHz恒溫晶體振蕩器，初始工作電流約為320 mA，經數(shù)分鐘后，電流穩(wěn)定在120～130 mA。

2.1.3 主控制器件

時間間隔測量裝置主要進行8路時間數(shù)據(jù)的記錄和傳輸，具有功能單一、實時性強、數(shù)據(jù)量小、功耗要求低的特點。常用嵌入式系統(tǒng)和控制設備采用的控制器有FPGA、CPLD、DSP和ARM等，其數(shù)據(jù)處理能力和應用場合有較大的差異。

ARM和DSP對大量數(shù)據(jù)運算處理具有優(yōu)勢，但實時數(shù)據(jù)處理能力較弱，因此不采用ARM和DSP。FPGA與CPLD均包括一些相對大數(shù)量的可編程邏輯單元。CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成大規(guī)模時序邏輯；另外CPLD的速度比FPGA快,并且具有較大的時間可預測性；FPGA的編程信息需存放在外部存儲器上，且FPGA芯片供電電壓需要外部IO和1.8 V核心電壓等，供電較為復雜，因此采用CPLD有一定的優(yōu)勢。

在時序和控制設計時，利用Quartus軟件進行內部控制邏輯的仿真設計，得到所需要內部邏輯單元數(shù)量約1 000個，大容量的CPLD芯片EPM1270內部具有1 270個邏輯控制單元，容量已能滿足設計需求。同時CPLD器件靜態(tài)工作電流約10 mA，也滿足低功耗要求。因此本設計選用CPLD作為主控制器。

2.1.4 顯示器件

首先考慮顯示器件需要具備在-20～50 ℃下長時間工作的能力。而常用的工業(yè)TFT彩色液晶屏工作溫度在0～40 ℃，且大部分液晶長時間在0 ℃以下工作會結晶，屏幕出現(xiàn)顆粒狀混濁固體，嚴重影響顯示。目前只有低溫字符型LCD才能滿足-20～50 ℃工作溫度需求，見圖2。

圖2 LCD工作示意圖

選取的LCD在背光點亮時工作電流約為45 mA。設計中考慮到白天不需要背光，因此進一步優(yōu)化了LCD供電設計。在背光供電回路上增加了開關，在不打開背光時工作電流僅約為15 mA。

2.2 CPLD功耗優(yōu)化

CPLD芯片采用COMS加工工藝，其功耗包括靜態(tài)功耗和動態(tài)功耗。功耗優(yōu)化從供電電壓、內部結構、系統(tǒng)時鐘和低功耗模式等方面入手，并且結合實際端口連接器件和功能綜合設計。

2.2.1 靜態(tài)功耗

1)CPLD靜態(tài)功耗

如圖3所示，在CMOS電路中靜態(tài)功耗主要由漏電流引起。一般情況下，漏電流主要是指柵極泄漏電流和亞閾值電流。

圖3 漏電流示意圖

靜態(tài)功耗取決于供電和漏電流，其表達式為：

Ppeak=Vdd·Ipeak

(3)

式中:Ppeak為泄露功率；Vdd為供電電壓；Ipeak為泄漏電流。

泄漏電流往往與工藝和供電電壓相關，Alrera公司相關CPLD芯片參數(shù)見表2。

表2 ALTERA公司CPLD參數(shù)

采用3.3 V供電時，MAX Ⅱ系列芯片待機功耗約為MAX系列的0.1倍，僅為825 μW，因此首選MAX Ⅱ系列芯片。

MAX Ⅱ系列芯片通常采用3.3 V供電，但MAX Ⅱ系列芯片內部核心電壓為1.8 V。因此可以適當降低MAX Ⅱ芯片的供電電壓來降低功耗。

具體措施為：在3.3 V電源輸出端和MAX Ⅱ供電電壓端口間串聯(lián)一只高速肖特基二極管，將MAX Ⅱ供電電壓降至2.9 V。該措施將降低功耗約10%，編程后芯片靜態(tài)電流從10 mA減小至8 mA，同時不會影響CPLD的工作特性。

2)端口上拉和下拉

通常各電路中的上拉和下拉電阻選取為4.7 kΩ。經過簡單計算，如果在一個3.3 V的系統(tǒng)里用上拉電阻，當輸出為低的時候，每只腳上的電流消耗就為0.3 mA。當電路中有12個上拉和下拉信號時，就將會有3.6 mA電流消耗。

實際情況中，應該考慮在能夠正常驅動后級的情況下,盡可能選取更大的阻值。在電路設計中CPLD前、后級相連接均為CMOS工藝的芯片，因此在應用設計中的上拉電阻值選取為100 kΩ，同樣連接12個這樣的信號腳時，僅有約0.2 mA電流消耗。

3)LED工作電流

LED常用作工作狀態(tài)指示。本裝置采用11只LED分別作為電源、觸發(fā)狀態(tài)和輸入信號指示。通常LED工作電流在5～20 mA，如裝置每個LED 工作電流為5 mA，其電流消耗將達到55 mA。

改進措施：將9只輸入信號指示的LED供電公共端和電源供電端之間串入機械開關K2，只在信號輸入檢測連接時接通K2，其它工作時間K2均斷開，該措施將減小45 mA的電流消耗。

4)驅動端口

設計中，CPLD相連接的液晶屏、RS232和以太網的數(shù)據(jù)端口均采用開漏輸出方式以降低電流消耗。

2.2.2 動態(tài)功耗

時鐘器件不僅是電路中最耗電的器件，同時高頻率的時鐘脈沖信號還是CPLD動態(tài)功耗增大的直接原因。

時鐘脈沖接入CPLD內部后，在單位時間內連續(xù)翻轉，造成CPLD動態(tài)功耗的增大，動態(tài)功耗可表示為：

Pswitch=Vdd·Vdd·Cload·Tr

(4)

式中：Cload為后級電路等效的電容負載大小;Tr為輸入信號的翻轉率。

取Cload為200 nF，Tr為40 MHz，Vdd為3.3 V，經計算Pswitch為0.8 W。換算電流則為26.2 mA。

時鐘脈沖帶來的動態(tài)電流消耗會影響裝置的供電時間，因此在電路待機時和觸發(fā)信號結束時需要及時關閉時鐘脈沖。

圖4為計時模塊原理，在CPLD內部設計了三與門，當啟動信號未形成時，start信號為低電平，stop信號為高電平，時鐘脈沖不能通過；當啟動信號形成時，stop信號為高電平，時鐘脈沖可以通過；當計數(shù)完成，停止信號stop形成時，將轉換為低電平，這樣就關閉了時鐘脈沖信號，因此時鐘信號只在計數(shù)的有效時間段內工作，達到降低CPLD動態(tài)功耗的目的。

圖4 計時模塊原理示意圖

3 檢測

多路時間間隔測量裝置內部采用2 600 mA·h的鋰電池。在實驗室內，放置于高低溫箱內進行常溫(20 ℃)、低溫(-20 ℃)和高溫(50 ℃)條件的連續(xù)工作時間測試從而考核多路時間間隔測量裝置低功耗設計的效果。

3.1 全功耗工作時間

檢測實驗中，每個信號端口連接20 m雙絞線，裝置顯示屏背景燈和指示LED均點亮。

在常溫20 ℃時，初始工作電流約270 mA，穩(wěn)定工作電流約250 mA，連續(xù)工作時間可以達到10 h；在低溫-20 ℃時，初始工作電流約450 mA，穩(wěn)定工作電流約273 mA，連續(xù)工作時間約8.5 h；在高溫50 ℃時，初始工作電流約460 mA，穩(wěn)定工作電流約264 mA，連續(xù)工作時間約8.5 h。

3.2 低功耗工作時間

檢測實驗中，每個信號端口連接20 m雙絞線，裝置顯示屏背景燈和指示LED均不點亮。

在常溫20 ℃時，初始工作電流約223 mA，穩(wěn)定工作電流約191 mA，連續(xù)工作時間可以達到12 h；在低溫-20 ℃時，初始工作電流約407 mA，穩(wěn)定工作電流約222 mA，連續(xù)工作時間約10 h；在高溫50 ℃時，初始工作電流約416 mA，穩(wěn)定工作電流約213 mA，連續(xù)工作時間約10.5 h。

4 結論

根據(jù)時間間隔測量裝置總體設計要求，采用鋰電池供電并通過包括時鐘器件、主控制器件和顯示器件在內的器件低功耗選型和CPLD功耗優(yōu)化兩方面，有效的降低了裝置內部的電流總消耗量，并在實驗室條件下對不同環(huán)境溫度中時間間隔測量裝置連續(xù)工作時間進行測試；測試結果表明時間間隔測量裝置系統(tǒng)功耗有效下降，最高工作時間可達12 h。