基于AD5724的數(shù)模轉(zhuǎn)換電路設(shè)計(jì)

張儒

【摘 要】數(shù)模轉(zhuǎn)換電路在儀器信號(hào)模擬中起重要的作用，本文介紹了DAC芯片AD5724的工作原理以及工作方式設(shè)置，并在此基礎(chǔ)上闡述了基于AD5724和FPGA的測(cè)井儀器信號(hào)模擬的實(shí)現(xiàn)方法，同時(shí)給出了硬件電路的電路圖。通過(guò)多次試驗(yàn)，表明該電路工作穩(wěn)定可靠，取得了良好效果。

【關(guān)鍵詞】AD5724；數(shù)模轉(zhuǎn)換；FPGA

【Abstract】DAC circuit plays an important role in the signal simulation， this paper introduces the setting of working principle of the DAC chip AD5724 and the way of work， and on the basis of the implementation method of logging signal AD5724 and FPGA based on the simulation，and gives the circuit diagram of the hardware circuit.Through many tests，it is proved that the circuit is stable and reliable，and has achieved good results.

【Key words】AD5724；DAC；FPGA

0 引言

測(cè)井系統(tǒng)信號(hào)模擬裝置，用來(lái)產(chǎn)生各類的測(cè)井儀器信號(hào)。國(guó)內(nèi)的測(cè)井儀器快速發(fā)展，在初始研發(fā)的過(guò)程中，沒(méi)有考慮到測(cè)井儀器自檢問(wèn)題。在測(cè)井時(shí)，由于各種因素的影響，儀器可能發(fā)生損壞。在地面系統(tǒng)和儀器無(wú)法建立通訊時(shí)，所以無(wú)法預(yù)知地面系統(tǒng)是否正常工作。出現(xiàn)問(wèn)題后，嚴(yán)重影響測(cè)井作業(yè)。鑒于此，測(cè)井系統(tǒng)信號(hào)模擬裝置的研究具有現(xiàn)實(shí)意義。通過(guò)模擬井下儀器，與地面系統(tǒng)建立通訊。測(cè)試地面系統(tǒng)時(shí)，只需和模擬裝置相連接，而不必再連接儀器串，可以方便地面系統(tǒng)的維修和調(diào)試。

儀器信號(hào)主要分為模擬類儀器和數(shù)字類儀器，本文主要介紹模擬類儀器信號(hào)。本文采用FPGA和DAC配合的方式，產(chǎn)生模擬類儀器信號(hào)AC-CCL、MMD、TENSION、SP。對(duì)于DAC的選擇，主要考慮以下幾方面的因素：轉(zhuǎn)換精度，轉(zhuǎn)換時(shí)間，器件價(jià)格，功耗等。由于設(shè)計(jì)的系統(tǒng)對(duì)于精度，速度的要求比較高，所以在設(shè)計(jì)中D/A芯片采用美國(guó) Analog 公司的AD5724。AD5724為四通道、12位、串行輸入、單極性/雙極性、電壓輸出型DAC。

1 AD5724介紹

AD5724是四通道、12位、串行輸入、電壓輸出數(shù)模轉(zhuǎn)換器，采用+4.5V至+16.5V單電源或±4.5V至±16.5V雙電源供電。標(biāo)稱滿量程輸出范圍可通過(guò)軟件選擇，選項(xiàng)有+5V、+10V、+10.8V、±5V、±10V和±10.8V。同時(shí)還內(nèi)置輸出放大器、基準(zhǔn)電壓緩沖器以及專有上電/省電控制電路。這些器件可保證單調(diào)性，最大積分非線性（INL）誤差為±16LSB，噪聲很低，最大建立時(shí)間為10μs。AD5724采用串行接口，能夠以最高30 MHz的時(shí)鐘速率工作，并且與微控制器接口標(biāo)準(zhǔn)兼容。利用雙緩沖，所有DAC可實(shí)現(xiàn)同時(shí)更新。對(duì)于單極性輸出，輸入編碼方式為標(biāo)準(zhǔn)二進(jìn)制。利用異步清零功能，可將所有DAC寄存器清零至用戶可選的零電平或中量程輸出。器件均采用24引腳TSSOP封裝，額定溫度范圍為-40°C至+85°C工業(yè)溫度范圍。

AD5724內(nèi)置一個(gè)上電復(fù)位電路，確保DAC寄存器上電成功。上電時(shí)，輸出通過(guò)一個(gè)低阻抗電路被拉低到0V。DAC架構(gòu)由一個(gè)電阻串DAC和一個(gè)輸出放大器構(gòu)成?；鶞?zhǔn)電壓輸入先緩沖起來(lái)，然后再施加于DAC。電阻串是一串電阻，各電阻的值為R。載入DAC寄存器的編碼決定抽取電阻串上哪一個(gè)節(jié)點(diǎn)的電壓，以饋入輸出放大器。抽取電壓的方法是將連接電阻串與放大器的開(kāi)關(guān)之一閉合。由于是一串電阻，因此可以保證單調(diào)性。

2 AD5724外圍電路

AD5724的參考電壓為2.5V由電壓芯片AD780產(chǎn)生。AD780是一種超高精度帶隙基準(zhǔn)電壓源，利用5.0V輸入提供2.5V輸出。它具有低初始誤差、低溫度漂移和低輸出噪聲特性，并能驅(qū)動(dòng)任意大小的電容，因此AD780非常適合用于增強(qiáng)高分辨率DAC的性能。AD5724的輸出為±5V。圖1是AD5724的外圍電路。

AD5724輸出四路信號(hào)AC-CCL、MMD、TENSION、SP。輸出信號(hào)經(jīng)過(guò)跟隨器驅(qū)動(dòng)輸出，中間加入濾波和分壓電阻方便調(diào)試使用，見(jiàn)圖2。

圖1 AD5724 外圍電路

圖2 跟隨器、濾波電路

3 AD5724邏輯時(shí)序控制

AD5724接口時(shí)序如圖3所示。SCLK是串行時(shí)鐘輸入。數(shù)據(jù)SDIN在SCLK的下降沿逐個(gè)輸入移位寄存器。工作時(shí)鐘速率最高達(dá)30MHz。SYNC低電平輸入有效。這是串行接口的幀同步信號(hào)。當(dāng)SYNC處于低電平時(shí)，數(shù)據(jù)在SCLK下降沿傳輸。數(shù)據(jù)在SYNC的上升沿鎖存。SDIN為串行數(shù)據(jù)輸入，數(shù)據(jù)必須在SCLK的下降沿有效。LDAC為加載DAC邏輯輸入，用于更新DAC寄存器和模擬輸出。當(dāng)永久接為低電平時(shí)，在SYNC的上升沿更新所尋址的DAC寄存器。如果LDAC在寫入周期保持高電平，DAC輸入寄存器會(huì)更新，但輸出直到LDAC的下降沿才會(huì)更新輸出。在此模式下，所有模擬輸出都可以在LDAC的下降沿同時(shí)更新。LDAC引腳不能懸空。Vout輸出DAC轉(zhuǎn)換后的模擬信號(hào)。

圖3 AD5724接口時(shí)序圖

4 DAC軟件設(shè)計(jì)

在儀器信號(hào)模擬中，實(shí)現(xiàn)高精度的數(shù)據(jù)模擬過(guò)程，需要用FPGA的使序控制來(lái)配合AD5724工作。整個(gè)系統(tǒng)的系統(tǒng)框圖如圖4所示。

圖4 系統(tǒng)框圖

圖5 狀態(tài)機(jī)工作流程

AD5724的采樣邏輯時(shí)序由FPGA控制，AD5724工作的同步信號(hào)SYNC、加載信號(hào)LDAC、時(shí)鐘信號(hào)SCLK、數(shù)據(jù)信號(hào)SDIN、清零信號(hào)CLR均由FPGA設(shè)置。FPGA中，利用狀態(tài)機(jī)設(shè)置控制信號(hào)。具體控制流程見(jiàn)圖5。復(fù)位完成后，設(shè)置AD5724的輸出極性、輸出范圍、通道數(shù)等工作參數(shù)，寫入到各控制寄存器；然后4個(gè)通道輪流加載數(shù)據(jù)，寫入到控制寄存器，依次循環(huán)。本設(shè)計(jì)中，F(xiàn)PGA采用ALTERA的Cyclone？誖III FPGA系列，最大可用IO個(gè)數(shù)為182個(gè)，擁有10320個(gè)邏輯單元?？刂艱A芯片輸出四路信號(hào)；DAC控制模塊，用于控制DAC輸出4路模擬信號(hào)；A通道輸出ACC-CL信號(hào)，B通道輸出MMD信號(hào)，C通道輸出TENSION信號(hào)，D通道輸出SP電平。

5 結(jié)論

本系統(tǒng)基于FPGA和DAC，產(chǎn)生模擬類儀器信號(hào)。本系統(tǒng)與測(cè)井地面系統(tǒng)連接，通過(guò)地面系統(tǒng)的軟件界面，可以檢測(cè)通訊狀態(tài)。通過(guò)實(shí)踐證明，本系統(tǒng)為地面系統(tǒng)的測(cè)試和檢修提供了有效且可靠的手段。

AD5724能夠滿足應(yīng)用的要求，還提供了多個(gè)通道的模擬信號(hào)，減少器件的數(shù)量，大大提高了系統(tǒng)設(shè)計(jì)的靈活性，多種工作方式可以滿足不同應(yīng)用的 需求。通過(guò)多次測(cè)試表明，本系統(tǒng)可以在測(cè)井儀器測(cè)試中穩(wěn)定應(yīng)用，并且達(dá)到了現(xiàn)場(chǎng)的測(cè)試要求。

【參考文獻(xiàn)】

[1]夏宇聞.Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2003（7）：125-136

[2]王金明.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL[M].北京：電子工業(yè)出版社，2005（9）：218-245.

[3]Analog公司.AD5724數(shù)據(jù)手冊(cè)，2007.

[責(zé)任編輯：田吉捷]