應(yīng)用型人才培養(yǎng)視域下《數(shù)字電路》課程教學(xué)改革

趙翠芹+黃星壽

摘要：從教學(xué)中存在的問題出發(fā)，提出《數(shù)字電路》課程教學(xué)改革舉措：更新教學(xué)內(nèi)容，積極推進(jìn)數(shù)字電路與自動(dòng)化技術(shù)的有效銜接和兼容；采納以點(diǎn)帶面和觸類旁通的教學(xué)方法，尋找規(guī)律，提高教學(xué)質(zhì)量；以項(xiàng)目式教學(xué)為主導(dǎo)，拓展和豐富課堂教學(xué)內(nèi)容，做好后續(xù)課程接續(xù)工作。本著應(yīng)用型人才培養(yǎng)的目標(biāo)，優(yōu)化學(xué)時(shí)安排，切實(shí)推進(jìn)《數(shù)字電路》課程教學(xué)改革。

關(guān)鍵詞：《數(shù)字電路》課程；物聯(lián)網(wǎng)工程；課程教學(xué)改革

DOIDOI：10.11907/rjdk.171037

中圖分類號(hào)：G434

文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-7800（2017）006-0214-03

0 引言

目前，數(shù)字電子技術(shù)完全遵守摩爾定律，向著低功耗、智能化和集成化方向發(fā)展。CPU從8088的幾兆核磁的頻率躍進(jìn)到10Ghz的門檻；TTL電平從5V過渡到0.6V的核心電壓[1-2]；74系列器件組合的“板上系統(tǒng)”進(jìn)入到FPGA的SOPC“片上系統(tǒng)”，SOC系統(tǒng)的尺寸集成度達(dá)到10nm，并且臺(tái)積電的10nm技術(shù)將會(huì)應(yīng)用在“iPhone 8”、華為Mate9等高端智能機(jī)中；2015年六一兒童節(jié)，Intel 以重金167億美元購買Alter公司，Alter是生產(chǎn)FPGA的第二大產(chǎn)商[3]；2016年9月Xilinx收購Auviz Systems，Xilinx是FPGA最大的廠商[4]；中資背景的基金Canyon Bridge在2016年11月4日以13億美元的價(jià)格收購FPGA第三廠商Lattice[5]?？梢灶A(yù)見，F(xiàn)PGA技術(shù)將會(huì)在并行計(jì)算方面得到廣泛應(yīng)用，而《數(shù)字電路》課程的內(nèi)容是FPGA技術(shù)的基礎(chǔ)。因此，《數(shù)字電路》作為物聯(lián)網(wǎng)工程專業(yè)的核心課程之一，倍受重視。從《數(shù)字電路》課程教學(xué)中存在的問題和應(yīng)用型人才培養(yǎng)的需要出發(fā)，從教學(xué)內(nèi)容、教學(xué)手段、教學(xué)方法上對(duì)《數(shù)字電路》的課程教學(xué)提出一些改革舉措。

1 《數(shù)字電路》課程教學(xué)中存在的問題

數(shù)字電子技術(shù)在向智能化、集成化發(fā)展的過程中，其在物聯(lián)網(wǎng)中的應(yīng)用也日益廣泛?！叭f物互聯(lián)”時(shí)代，數(shù)字電路愈顯重要。它是嵌入式課程體系的基石，例如單片機(jī)原理及應(yīng)用、計(jì)算機(jī)組成原理、STM32、A8網(wǎng)關(guān)嵌入式原理及應(yīng)用、物聯(lián)網(wǎng)通信技術(shù)等，都能找到電子技術(shù)的影子?！稊?shù)字電路》課程在物聯(lián)網(wǎng)專業(yè)領(lǐng)域贏獲高度重視，同時(shí)也對(duì)這門課的教學(xué)內(nèi)容、教學(xué)手段和教學(xué)方法提出了史無前例的挑戰(zhàn)[6]。

自2008年以來，筆者一直承擔(dān)著《數(shù)字電路》課程的教學(xué)任務(wù)?；诙嗄陮I(yè)知識(shí)系統(tǒng)的學(xué)習(xí)和教學(xué)經(jīng)驗(yàn)的積累，總結(jié)出《數(shù)字電路》課程教學(xué)中存在的一些問題：一是教材內(nèi)容陳舊，其與自動(dòng)化技術(shù)很難兼容、銜接；二是知識(shí)點(diǎn)盤根錯(cuò)節(jié)，令人眼花繚亂，缺乏一種融會(huì)貫通的思路；三是在教學(xué)安排上，理論教學(xué)占比太大，實(shí)踐操作環(huán)節(jié)欠缺。如果想做好嵌入式課程體系的傳承性、延續(xù)性和奠基性工作，就必須對(duì)《數(shù)字電路》課程進(jìn)行教學(xué)改革。

2 《數(shù)字電路》課程教學(xué)改革舉措

2.1 積極拓展教學(xué)內(nèi)容，實(shí)現(xiàn)數(shù)字電路與自動(dòng)化技術(shù)的有效銜接和兼容

《數(shù)字電路》課程教學(xué)中存在很多與自動(dòng)化技術(shù)不能有效兼容的問題。其中，邏輯函數(shù)的化簡與自動(dòng)化技術(shù)在內(nèi)容兼容和銜接方面就存在許多障礙。邏輯函數(shù)的化簡所涉及的公式繁多，與普通代數(shù)公式容易混淆，化簡過程中需要一定的技巧，這些確實(shí)是一塊較難掌握的內(nèi)容。事實(shí)上，化簡的工作完全可以采用自動(dòng)化軟件來處理。例如Multisim仿真軟件的使用，該軟件已經(jīng)提供了一個(gè)虛擬邏輯轉(zhuǎn)換器，能夠完成真值表、邏輯表達(dá)式和邏輯電路三者之間的相互轉(zhuǎn)換功能[7]。

《數(shù)字電路》課程的知識(shí)點(diǎn)較為瑣碎、零散，規(guī)律性不是很強(qiáng)，但是經(jīng)過仔細(xì)研究，發(fā)現(xiàn)還是有規(guī)律可循的，主要包括組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路的設(shè)計(jì)和分析過程中，最核心的部分就是如何構(gòu)造真值表，需要明確實(shí)現(xiàn)一個(gè)功能需要輸入變量數(shù)和輸出變量數(shù)，并且給出什么情況取1，什么情況取0，然后根據(jù)邏輯功能給出真值表。如出一轍的還有同步時(shí)序電路的設(shè)計(jì)與分析，該部分的重點(diǎn)就是構(gòu)造狀態(tài)圖。有了真值表和狀態(tài)圖之后，就可以通過數(shù)字系統(tǒng)自動(dòng)化設(shè)計(jì)軟件完成對(duì)應(yīng)的電路設(shè)計(jì)和測(cè)試。由此不難發(fā)現(xiàn)，對(duì)于組合邏輯電路，首先用Verilog HDL語言對(duì)輸入輸出端口進(jìn)行申明，用wire或reg進(jìn)行數(shù)據(jù)類型說明，接著在數(shù)據(jù)流描述語句中用assign語句實(shí)現(xiàn)相應(yīng)功能，或行為級(jí)描述中用結(jié)構(gòu)的過程always用case和endcase語句來描述真值表。對(duì)于時(shí)序邏輯電路，用Parameter語句定義電路的狀態(tài)，用always語句描述時(shí)鐘控制的狀態(tài)轉(zhuǎn)換以及電路的次態(tài)邏輯。借助自動(dòng)化技術(shù)完全可以做到利用極少數(shù)的語句實(shí)現(xiàn)關(guān)鍵部件設(shè)計(jì)，解決HDL語言教學(xué)費(fèi)時(shí)費(fèi)力的問題，從而使學(xué)生學(xué)習(xí)的焦點(diǎn)聚集在真值表和狀態(tài)圖的重點(diǎn)知識(shí)上，更注重系統(tǒng)設(shè)計(jì)和能力培養(yǎng)。

2.2 采納以點(diǎn)帶面和觸類旁通的教學(xué)方法，尋找規(guī)律，提高教學(xué)質(zhì)量

數(shù)字邏輯器件不計(jì)其數(shù)，不可能所有的器件都要在課堂上學(xué)習(xí)。就是教材中的少量器件，很多學(xué)生面對(duì)其功能表和邏輯圖往往也是一頭霧水，看不明白，漸漸對(duì)學(xué)習(xí)失去了信心。實(shí)際上按常理也是有規(guī)律可循的。需要了解器件端口的有效電平、優(yōu)先級(jí)順序、同步還是異步等問題。以74161器件為例來進(jìn)行討論，其功能表截圖如圖1所示，邏輯結(jié)構(gòu)如圖2所示。

首先，研究該器件的有效電平。從圖1的功能表截圖可以看出，清零端CR和置數(shù)端PE這兩個(gè)變量是非變量，則表示低電平有效，其它輸入輸出變量為原變量，高電平有效；從邏輯圖中可以看出CR和PE端口前面加小圓圈“?！北硎镜碗娖接行?。圖1的第一行表示清零有效，輸出統(tǒng)統(tǒng)為零；第二行表示清零無效，置數(shù)有效時(shí)，把輸入的數(shù)據(jù)送到輸出端；第三行和第四行表示，清零和置數(shù)無效、計(jì)數(shù)使能端CET和CEP只要其中一個(gè)無效，電路出于保持狀態(tài)；最后一行表示清零和置數(shù)都無效、CET和CEP都有效時(shí)，電路處于計(jì)數(shù)狀態(tài)。

其次，功能表中輸入端口含有無關(guān)項(xiàng)，必然要考慮端口的優(yōu)先級(jí)順序。圖1功能表截圖的第一行表明，只要清零端CR有效，封鎖了其它的輸入端，說明清零端的優(yōu)先級(jí)最高；第二行表示清零端CR無效，置數(shù)端PE有效，封鎖了其它輸入端，說明PE的優(yōu)先級(jí)僅次于CR，其它情況以此類推。

最后，研究端口的同步和異步功能。從圖1中功能表截圖中第一行和第二行的對(duì)比分析可以看出，清零端不需要等待時(shí)鐘脈沖的邊沿到達(dá)，直接清零，所以清零端是異步的，可以給它起名為“異步清零端”；置數(shù)端需要等待時(shí)鐘邊沿的觸發(fā)作用到達(dá)才把輸入的數(shù)據(jù)送到輸出，置數(shù)端是同步的，可以稱之為同步置數(shù)端。

掌握74LVC161的邏輯功能之后，其它如74LS192、74LS160、74LS162、74LS163等器件也很容易做到觸類旁通，達(dá)到用最少的課時(shí)掌握盡可能多的器件知識(shí)。

2.3 豐富課堂教學(xué)內(nèi)容，做好后續(xù)課程接續(xù)工作

數(shù)字電路中的一些簡單概念，在后續(xù)課程中需經(jīng)常用到。格雷碼就是其中應(yīng)用較為廣泛的一種編碼，其特點(diǎn)是相鄰碼組之間只有1位不一樣，具有循環(huán)相接特性。在卡諾圖化簡過程中，卡諾圖邊界上的碼就是格雷碼；在通信原理課程中，2PSK、QPSK、MPSK和正交幅度調(diào)制QAM的星座映射圖都是按照格雷碼的編碼規(guī)律來映射的。教材中直接給出了4位格雷碼，不容易記，“授人以漁”要比“授人以魚”重要，要教會(huì)學(xué)生如何去編寫格雷碼。格雷碼的編碼比較簡單，可以先編寫1個(gè)格雷碼，然后由1位擴(kuò)展到2位。例如一位格雷碼是0和1，2位格雷碼就是在1位格雷碼的基礎(chǔ)上找一面鏡子，利用鏡像對(duì)稱特性，鏡子前面和后面的編碼順序逆序排列，然后再在鏡子前面編碼的最高位設(shè)置為0，鏡子后面的最高位為1，即可得到2位格雷碼是00、01、11、10，以此類推。

異或運(yùn)算也是一個(gè)典型的邏輯運(yùn)算，其特點(diǎn)是輸入不一樣時(shí)，輸出為1，否則為零，即AA=0，AA=1。為了更好地理解異或運(yùn)算，可以讓學(xué)生記住一些結(jié)論性的知識(shí)，比如說遇到0保持，遇到1反轉(zhuǎn)，A0=A，A1=A。在《通信原理》課程中的2DPSK中，相對(duì)碼到絕對(duì)碼之間的變換就是簡單的異或運(yùn)算。了解異或運(yùn)算的特點(diǎn)后，就很容易根據(jù)發(fā)送碼元和參考波形畫出后續(xù)的碼元波形。

還有一個(gè)經(jīng)常出現(xiàn)的怪異現(xiàn)象，在填卡諾圖時(shí)，經(jīng)常出現(xiàn)0和1的個(gè)數(shù)相等且相互交替的情況。遇到這樣的化簡，多數(shù)學(xué)生都難以理解，找不到相鄰的最小項(xiàng)，很難給出一個(gè)簡潔的表達(dá)式。往往出現(xiàn)這類情況的不是同或就是異或，課堂上教師可以帶著學(xué)生去做這一類的推導(dǎo)，找出其中的規(guī)律。

異或運(yùn)算的另一個(gè)運(yùn)用主要是奇偶校驗(yàn)，奇校驗(yàn)就是輸入的編碼中有奇數(shù)個(gè)1時(shí)，輸出為1，否則為零。偶校驗(yàn)剛好相反。這在《通信原理》課程中的差錯(cuò)控制編碼和《計(jì)算機(jī)組成原理》課程中的存儲(chǔ)器校驗(yàn)中應(yīng)用比較廣泛。根據(jù)奇偶校驗(yàn)關(guān)系，很容易找出監(jiān)督位和信息位之間的線性關(guān)系，通常也叫線性分組碼，包括奇偶校驗(yàn)碼、漢明碼和循環(huán)冗余校驗(yàn)碼等。牢固掌握數(shù)字電路中的一些基本概念，有助于后續(xù)課程的學(xué)習(xí)。

2.4 以項(xiàng)目式教學(xué)為主導(dǎo)，延伸課堂教學(xué)內(nèi)容

《數(shù)字電路》是許多后續(xù)課程的基礎(chǔ)課。教學(xué)內(nèi)容要做好傳承性、延續(xù)性和奠基性的工作，對(duì)課程內(nèi)容進(jìn)行適當(dāng)延伸。實(shí)驗(yàn)平臺(tái)選用紅色颶風(fēng)的FPGA開發(fā)板，器件選擇Altera公司的EP1C6Q240C8，硬件開發(fā)環(huán)境選用Quartus ii軟件、編程語言選擇Verilog HDL語言。階梯性地選擇一些小實(shí)驗(yàn)，從點(diǎn)亮一個(gè)LED小燈開始，逐步實(shí)現(xiàn)跑馬燈、任意進(jìn)制的計(jì)數(shù)器設(shè)計(jì)、按鍵動(dòng)態(tài)掃描、數(shù)碼管掃描等試驗(yàn)，通過這些實(shí)驗(yàn)更好地掌握Quartus ii軟件和Verilog HDL語言。

此外，還可以借助Qsys、SOPC Builder插件和Nios II軟件來實(shí)現(xiàn)相關(guān)的綜合設(shè)計(jì)項(xiàng)目。Qsys系統(tǒng)包括Nios II 的處理器、SPI、UART等外設(shè)，Qsys系統(tǒng)的IP內(nèi)核也是多樣的，包括PIO IP核、SDRAM IP核、EPCS IP核、DMA IP核、IP核、UART IP核等。在Nios II的軟核處理過程中，需要處理好數(shù)據(jù)總線、地址總線和控制總線，以及揣摩外設(shè)的尋址方式和讀寫時(shí)序[7]。在Nios II軟件中用學(xué)生比較熟悉的C語言編程實(shí)現(xiàn)相應(yīng)的邏輯功能。這種跨平臺(tái)和系統(tǒng)化的模式有助于提升學(xué)生參與項(xiàng)目的積極性。并且，這些內(nèi)容對(duì)單片機(jī)、計(jì)算機(jī)組成原理、FPGA嵌入式系統(tǒng)開發(fā)等后續(xù)課程的延續(xù)性非常有用。

3 結(jié)語

數(shù)字電子技術(shù)的內(nèi)容是紛繁復(fù)雜的，它不是一門孤立的課程，而是后續(xù)嵌入式課程的根基。該課程內(nèi)容的講授需要兼顧后續(xù)課程的連貫性，包括基礎(chǔ)知識(shí)的銜接、實(shí)驗(yàn)內(nèi)容的過渡、設(shè)計(jì)項(xiàng)目的可延伸性，以及對(duì)創(chuàng)新能力培養(yǎng)的鋪墊等，盡可能為后續(xù)嵌入式課程打下堅(jiān)實(shí)基礎(chǔ)。

參考文獻(xiàn)：

[1]孫虹.數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)探討[J].成才之路，2012（3）：72.

[2]潘松，陳龍.數(shù)字電子技術(shù)基礎(chǔ)[M].第2版.北京：科學(xué)出版社，2015.

[3]微媒體.歐盟無條件批準(zhǔn)英特爾167億美元收購Altera交易[EB/OL].http：//www.vmeti.com/case/125172.html.

[4]21IC中國電子網(wǎng).Xilinx收購Auviz Systems進(jìn)軍人工智能[EB/OL].http：//www.21ic.com/news/mcu/201609/686662.htm.

[5]雷鋒網(wǎng).解析：13億美元的萊迪思半導(dǎo)體擬收購案背后，僅僅是對(duì)FPGA技術(shù)的渴望？[EB/OL].http：//www.leiphone.com/news/201611/OkcKx0oQMXgPtbR3.html.

[6]張輝杰，土登次仁.利用multisim軟件進(jìn)行邏輯函數(shù)的化簡與變換[J].西藏科技，2010（10）：79-80.

[7]吳厚航.勇敢的芯伴你玩轉(zhuǎn)Nios II[M].北京：清華大學(xué)出版社，2016.

（責(zé)任編輯：孫 娟）