一種新型電阻補(bǔ)償雙極工藝帶隙基準(zhǔn)電壓源

吳 越, 尹勇生, 陳紅梅

(合肥工業(yè)大學(xué) 電子科學(xué)與應(yīng)用物理學(xué)院,安徽 合肥 230009)

一種新型電阻補(bǔ)償雙極工藝帶隙基準(zhǔn)電壓源

吳 越, 尹勇生, 陳紅梅

(合肥工業(yè)大學(xué) 電子科學(xué)與應(yīng)用物理學(xué)院,安徽 合肥 230009)

文章分析了帶隙基準(zhǔn)電壓源中電阻補(bǔ)償?shù)脑?使用2種不同溫度系數(shù)的電阻設(shè)計(jì)了一個(gè)低溫度系數(shù)新型雙極工藝帶隙電壓源電路,并基于CSMC 2 μm36 V 雙極工藝對(duì)電路進(jìn)行仿真,實(shí)現(xiàn)了對(duì)基極發(fā)射極電壓的三階補(bǔ)償。仿真結(jié)果表明,在10～30 V輸入電壓范圍內(nèi),該帶隙電壓源輸出電壓為2.12 V;電源抑制比為120.2 dB的頻率點(diǎn)為14.85 Hz;溫度變化范圍在-40～125 ℃時(shí),溫度系數(shù)為2.17×10-6/℃。

電阻補(bǔ)償;帶隙基準(zhǔn)源;雙極工藝;溫度系數(shù);線性調(diào)制率;電源抑制比

0 引 言

基準(zhǔn)電壓源是集成電路中的基本模塊,它的功能就是產(chǎn)生一個(gè)與電源和工藝無關(guān)、幾乎不受噪聲影響且不隨環(huán)境溫度改變的直流電壓并為電路提供穩(wěn)定偏置,它被廣泛應(yīng)用于A/D、D/A、脈沖寬度調(diào)制(pulse-width modulation, PWM)控制器、傳感器和充電管理芯片中,它產(chǎn)生的基準(zhǔn)電壓精度、溫度穩(wěn)定性、驅(qū)動(dòng)負(fù)載能力直接影響到芯片,甚至整個(gè)系統(tǒng)的性能[1]。

按照對(duì)溫度的補(bǔ)償階數(shù)來分類,基準(zhǔn)電壓源可分為零階、一階、二階、高階基準(zhǔn)電壓源。零階基準(zhǔn)電壓源的基準(zhǔn)電壓一般由正向偏置的二極管或反偏的齊納二極管產(chǎn)生,這類基準(zhǔn)輸出電壓的溫漂系數(shù)一般在±2 mV/℃左右,且都未對(duì)溫度進(jìn)行補(bǔ)償,它們的面積小、結(jié)構(gòu)簡(jiǎn)單便于集成,但存在噪聲大、負(fù)載能力弱、穩(wěn)定性差以及基準(zhǔn)電壓較高、可調(diào)性較差等缺點(diǎn)。目前應(yīng)用最多的一階基準(zhǔn)電壓源是一階帶隙基準(zhǔn)電壓源,它采用晶體管-晶體管邏輯電路(transistor-transistor logic, TTL)、互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal oxide semiconductor, CMOS)等技術(shù)實(shí)現(xiàn),利用一個(gè)與溫度成正比的電壓與一個(gè)與溫度成反比的電壓之和,兩者溫度系數(shù)相互抵消,從而實(shí)現(xiàn)對(duì)溫度的一階補(bǔ)償,基準(zhǔn)輸出電壓約為1.25 V,因?yàn)槠漭敵鲭妷号c硅的帶隙電壓差不多,所以稱為帶隙基準(zhǔn),這種基準(zhǔn)電壓源的溫漂系數(shù)一般在(50～100)×10-6/℃,具有面積小、功耗低、工藝兼容性高、低噪聲、高精度等諸多優(yōu)點(diǎn)[2]。

隨著市場(chǎng)對(duì)具有低輸出動(dòng)態(tài)范圍和低電壓擺幅特性的供電集成電路(integrated circuit,IC)需求不斷增長(zhǎng),上述零階和一階基準(zhǔn)電壓源不再能夠滿足大量高性能系統(tǒng)的使用需求。例如,在高性能數(shù)據(jù)轉(zhuǎn)換器、移動(dòng)通信芯片和電池充電管理芯片等應(yīng)用場(chǎng)合中,這類芯片輸入電壓動(dòng)態(tài)范圍大,且常會(huì)工作在高溫高壓惡劣環(huán)境下,上述基準(zhǔn)源就不能保證產(chǎn)生精準(zhǔn)、穩(wěn)定的輸出電壓,因此,需要采用按照曲率校正技術(shù)對(duì)溫度進(jìn)行二階或高階補(bǔ)償?shù)那恃a(bǔ)償帶隙基準(zhǔn)電壓源[3]。

常見的高階曲率補(bǔ)償技術(shù)有二極管環(huán)路法[4]、分段線性補(bǔ)償法[5]、非線性匹配補(bǔ)償法[6]等,均能有效使溫度系數(shù)降低到50×10-6/℃以下。二極管環(huán)路法是由具有不同溫度系數(shù)的電流以及電阻、晶體管組成環(huán)路來實(shí)現(xiàn),適用于在低電源電壓下應(yīng)用,溫度系數(shù)在3×10-6/℃左右,但是靜態(tài)電流較大且電流對(duì)溫度較敏感。分段線性補(bǔ)償法引入額外的補(bǔ)償電壓,對(duì)芯片工作的各個(gè)溫度區(qū)間分別使用不同的補(bǔ)償電壓對(duì)溫度進(jìn)行補(bǔ)償,結(jié)構(gòu)較簡(jiǎn)單,但補(bǔ)償后溫度系數(shù)約在25×10-6/℃,補(bǔ)償效果不顯著。非線性匹配補(bǔ)償法是通過產(chǎn)生一個(gè)具有對(duì)數(shù)溫度特性的補(bǔ)償電壓實(shí)現(xiàn)溫度補(bǔ)償,溫度系數(shù)通常在10×10-6/℃以下,但結(jié)構(gòu)較復(fù)雜,成本較高。電阻補(bǔ)償法是利用具有不同溫度特性的電阻產(chǎn)生非線性電壓分量實(shí)現(xiàn)溫度補(bǔ)償?shù)姆椒?增加1～2個(gè)電阻即可以獲得很低的溫度系數(shù),通常在5×10-6/℃以下,只需要對(duì)原電路做簡(jiǎn)單調(diào)整即可實(shí)現(xiàn),結(jié)構(gòu)簡(jiǎn)單、成本低廉,具有很強(qiáng)的實(shí)用性。

金屬氧化物半導(dǎo)體(metal-oxide semiconduc-tor, MOS)工藝憑借其高集成度、低功耗的特點(diǎn)在現(xiàn)代模擬集成電路的設(shè)計(jì)中得到了大量應(yīng)用[7],但雙極(bipolar)工藝與MOS工藝相比具有高速、高跨導(dǎo)、強(qiáng)電流驅(qū)動(dòng)能力、高精度、所需偏置電壓較低的優(yōu)點(diǎn),尤其是在低頻工作段內(nèi),雙極工藝具有更低的噪聲,并且能提供精確定義的正、負(fù)溫度系數(shù)。在低電壓設(shè)計(jì)中,CMOS器件需要大柵極寬度才能獲得很大的漏電流,而雙極型晶體管的基極電壓僅需提高約60 mV/℃,即可實(shí)現(xiàn)集電極電流10倍的增長(zhǎng)。因此在低頻低壓型電路設(shè)計(jì)中,特別是帶隙基準(zhǔn)電壓源的設(shè)計(jì)中雙極工藝比CMOS工藝更具優(yōu)勢(shì),仍被優(yōu)先應(yīng)用[8]。

本文利用不同類型電阻的溫度系數(shù)差異,設(shè)計(jì)了一種三階補(bǔ)償帶隙基準(zhǔn)源,基于雙極工藝對(duì)電路進(jìn)行仿真和實(shí)現(xiàn),并已應(yīng)用到一款電池充電管理芯片中。

1 電路原理及結(jié)構(gòu)分析

1.1 帶隙基準(zhǔn)原理

文獻(xiàn)[9]通過對(duì)雙極型晶體管的深入研究,發(fā)現(xiàn)基極發(fā)射極的負(fù)溫度系數(shù)電壓Vbe可以與一個(gè)與熱力學(xué)溫度成正比(proportional to absolute temperature, PTAT)的電壓相互抵消,該P(yáng)TAT電壓可以由2個(gè)Vbe的電壓差得到,即

(1)

其中,IC為集電極電流;AE為發(fā)射極面積。

帶隙基準(zhǔn)原理如圖1所示。

圖1 帶隙基準(zhǔn)原理圖

基準(zhǔn)電壓Vref的表達(dá)式為:

(2)

其中,m′為實(shí)際電路中電阻系數(shù)比。

其中，VG0為絕對(duì)零度時(shí)硅的帶隙電壓；VT為熱電壓。

所得到的具有零溫度系數(shù)的輸出電壓的值略高于硅的帶隙基準(zhǔn)電壓,室溫下輸出電壓約為1.25 V,將這種電路稱為帶隙基準(zhǔn)電壓源。

1.2 高階電阻補(bǔ)償原理

三極管的基極發(fā)射極電壓表達(dá)式[10]為:

(3)

其中,VG(Tr)為給定常數(shù)溫度Tr下的帶隙電壓;η為電場(chǎng)因子,是工藝常數(shù);IC為集電極電流。應(yīng)用到電阻補(bǔ)償法中時(shí),可將(3)式泰勒展開[11]轉(zhuǎn)化為：

(4)

通過仿真迭代求解,可獲得較精確的各項(xiàng)系數(shù)值。

傳統(tǒng)的一階帶隙基準(zhǔn)源都是將具有正溫度系數(shù)的線性PTAT電壓與Vbe相加來抵消一階系數(shù)b的影響,其波形特征為拋物線。而在此基礎(chǔ)上,二階帶隙基準(zhǔn)源采用曲率校正技術(shù),引入具有非線性正溫度系數(shù)的PTAT二階電壓來抵消二階系數(shù)c的影響,產(chǎn)生帶有2個(gè)極點(diǎn)的T3波形。以此類推,引入PTAT三階電壓后,合理調(diào)整電路,可以抵消三階溫度系數(shù)對(duì)Vbe的影響,得到Vref關(guān)于T4的溫漂波形[12]。

不同類型電阻的溫度系數(shù)通常具有差異性,可以利用其來產(chǎn)生非線性分量,電阻補(bǔ)償原理如圖2所示,基準(zhǔn)電壓可以表示為:

(5)

圖2 電阻補(bǔ)償原理圖

(5)式中,R1和R2具有相同的溫度系數(shù),R3的溫度系數(shù)大于R1,從而可以產(chǎn)生所需要的高階PTAT分量。電阻溫度表達(dá)式[13]為:

(6)

其中,ptc1、ptc2分別為電阻的一階和二階溫度系數(shù)。

聯(lián)立(2)～(4)式,可得到Vref的表達(dá)式為:

(7)

(8)

(9)

則可確定R2(T0)和R3(T0)的值。

1.3 電路結(jié)構(gòu)分析

利用上述方法,本文采用CSMC 2 μm36 V雙極工藝設(shè)計(jì)了帶隙基準(zhǔn)電路,如圖3所示,其中Q5、Q15～Q17、R4、R5組成啟動(dòng)電路,Q12～Q14為偏置電路,Q1～Q4、Q6～Q9、C1為三級(jí)運(yùn)放電路、Q10、Q11、R2、R3組成帶隙基準(zhǔn)核心電路。

圖3 電路結(jié)構(gòu)圖

當(dāng)電源上電時(shí),啟動(dòng)支路導(dǎo)通,Q5為運(yùn)放供電,從而使整個(gè)電路導(dǎo)通,當(dāng)電路開始工作后,Q5關(guān)斷。帶隙核心電路不僅輸出Vref電壓,并通過Q10～Q14組成的電流鏡為運(yùn)放電路提供偏置,運(yùn)算放大器起到了穩(wěn)定輸出電壓的作用,Q7～Q9組成復(fù)合放大管,當(dāng)輸出電壓升高時(shí),運(yùn)放輸入級(jí)Q1、Q2電壓差增大,使得Q6的基極電壓降低,流入電阻網(wǎng)絡(luò)的電流減小,從而使輸出電壓下降;當(dāng)輸出電壓下降時(shí),運(yùn)放輸入級(jí)Q1、Q2的電壓差降低,使得Q6的基極電壓升高,其流入電阻網(wǎng)絡(luò)的電流增大,使輸出基準(zhǔn)電壓回升。

2 仿真結(jié)果和版圖實(shí)現(xiàn)

利用Cadence Spectre對(duì)電路進(jìn)行前仿,仿真結(jié)果如圖4～圖6所示。

圖4 溫度系數(shù)前仿圖

圖5 線性調(diào)整率前仿圖

圖6 電源抑制比前仿圖

溫度系數(shù)是衡量帶隙基準(zhǔn)電壓源輸出電壓隨溫度變化的一個(gè)重要指標(biāo)。溫度系數(shù)越小,輸出信號(hào)受溫度的影響就越小。其計(jì)算公式為:

(10)

其中,Vmean為仿真溫度范圍內(nèi)輸出電壓平均值。

結(jié)合(10)式和圖4仿真結(jié)果可得,該帶隙基準(zhǔn)電路在-40～125 ℃溫度范圍內(nèi),溫度系數(shù)為0.66×10-6/℃。其輸出波形也不再是一階帶隙基準(zhǔn)的“彩虹線”,而是帶有3個(gè)極點(diǎn)的曲線。

基準(zhǔn)電壓源的線性調(diào)整率表示在規(guī)定電源電壓范圍內(nèi),單位電源電壓的變化引起基準(zhǔn)電壓變化的百分?jǐn)?shù),線性調(diào)整率越小,說明電源電壓對(duì)基準(zhǔn)電壓源的輸出電壓影響越小。圖5仿真結(jié)果表明,當(dāng)輸入電壓在10～30 V范圍內(nèi),該帶隙基準(zhǔn)電壓源輸出電壓穩(wěn)定在2.12 V左右,線性調(diào)整率為0.004 mV/V。

電源抑制比是衡量電路對(duì)電源線上噪聲抑制能力的重要參數(shù)。對(duì)于帶隙基準(zhǔn)電路而言,高的電源抑制比尤為重要。因?yàn)閹痘鶞?zhǔn)電壓源電路的輸出若與誤差放大器等模塊相連,作為誤差放大器差分輸入的一部分,則當(dāng)電源噪聲沒有得到抑制時(shí),將會(huì)作為誤差放大器的輸入信號(hào)的一部分被放大從而影響電路的輸出信號(hào),所以在設(shè)計(jì)帶隙基準(zhǔn)電壓源電路時(shí),要盡可能地提高電路的電源抑制比。圖6仿真結(jié)果表明,電源抑制比為-120.2 dB時(shí)的頻率點(diǎn)為14.85 Hz,滿足應(yīng)用需求。

根據(jù)上述設(shè)計(jì)繪制的電路版如圖7所示。由于該電路采用電阻補(bǔ)償技術(shù),要求電阻具有較高精確度,并要注意電阻的匹配性,因此該版圖采用寬尺寸電阻條并盡量保持其方塊數(shù)不變,將需要匹配的電阻沿同一方向擺放,使其盡可能靠近。

圖7 電路版圖

使用Cadence Dracula對(duì)電路版圖進(jìn)行驗(yàn)證,并提取寄生參數(shù),將帶有寄生參數(shù)的Hspice格式網(wǎng)表導(dǎo)入Hspice中,并重點(diǎn)對(duì)溫度系數(shù)進(jìn)行了后仿,得到仿真結(jié)果如圖8所示。后仿輸出電壓曲線與前仿趨勢(shì)基本相同,后仿溫度系數(shù)為2.17×10-6/℃,與前仿差別不大,這表明上述電阻補(bǔ)償理論和結(jié)構(gòu)設(shè)計(jì)正確可靠。

與文獻(xiàn)[13-15]比較,文獻(xiàn)[13-14]均采用二階補(bǔ)償設(shè)計(jì),溫度系數(shù)分別為7×10-6/℃和4.5×10-6/℃,本文設(shè)計(jì)實(shí)現(xiàn)了更高階補(bǔ)償且溫度系數(shù)指標(biāo)優(yōu)于上述文獻(xiàn),并通過了后仿驗(yàn)證;文獻(xiàn)[15]的溫度系數(shù)為2.2×10-6/℃,與本文所設(shè)計(jì)的帶隙基準(zhǔn)溫度指標(biāo)接近,但電路結(jié)構(gòu)復(fù)雜程度高于本設(shè)計(jì)。

圖8 溫度系數(shù)后仿圖

3 結(jié) 論

本文分析了帶隙基準(zhǔn)電路中電阻補(bǔ)償原理,并將其運(yùn)用到具體電路中。這種方法的核心是引入非線性變量,先通過泰勒展開簡(jiǎn)化相應(yīng)公式,然后求導(dǎo)得到相應(yīng)估算阻值,再通過迭代仿真最終得到理想的波形,具有較強(qiáng)的實(shí)用性和操作性,同時(shí)也可以擴(kuò)展到其他工藝中應(yīng)用。

[1] 何樂年,王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京:科學(xué)出版社,2008:196-232.

[2] RAZAVI B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,程軍,張瑞智,等,譯.西安:西安交通大學(xué)出版社,2002：307-327.

[3] LEWIS S R,BROKAW A P.Curvature correction of bipolar bandgap references:US4808908[P].1989-02-28.

[4] GUNMAN M. A curvature corrected low voltage bandgap refernces[J].IEEE Journal of Solid-State Circuits,1993,28(6):667-670.

[5] 姜樹法,張國(guó)俊.分段溫度曲率補(bǔ)償雙極工藝帶隙基準(zhǔn)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī),2013,30(4):75-78.

[6] 唐寧,李佐,李琦.一種改進(jìn)的非線性匹配高階補(bǔ)償基準(zhǔn)源的設(shè)計(jì)[J].電子器件,2013,36(6):797-800.

[7] 瞿美霞,尹勇生,鄧紅輝.一種適用于數(shù)模轉(zhuǎn)換電路的帶隙基準(zhǔn)電壓源[J].合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版),2008,31(7):1128-1130,1144.

[8] GRAY P R.模擬集成電路的分析與設(shè)計(jì)[M].張曉林,譯.北京:高等教育出版社,2005:301-319.

[9] WILDAR R J.New developments in IC voltage regulators[J].IEEE Journal of Solid-State Circuits,1971,6(1):2-7.

[10] TSIVIDIS Y P.Accurate analyzes of temperature effects inIcandVbe[J].IEEE Journal of Solid-State Circuits,1980,15(6):1076-1084.

[11] AUDY J M.Bandgap voltage reference circuit and method with low TCR resistor in parallel with high TCR and in series with low TCR portions of tail resistor:US5291122[P]. 1994-05-01.

[12] AUDY J M.3rd order curvature corrected bandgap cell[C]//Proceedings of the 38th Midwest Symposium on Circuits and Systems, Vol 1.[S.l.:s.n.],1995:397-400.

[13] 胡波,李駿,廖良,等.一種實(shí)用的曲率補(bǔ)償帶隙基準(zhǔn)電壓源[J].微電子學(xué),2007,37(5):764-767.

[14] 徐靜平,熊劍波,陳衛(wèi)兵.一種新的CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)[J].華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版),2006,34(2):36-38.

[15] 苑婷,鞏文超,何樂年.高精度、低溫度系數(shù)帶隙基準(zhǔn)電壓源的設(shè)計(jì)與實(shí)現(xiàn)[J].電子與信息學(xué)報(bào),2009,31(5):1260-1263.

(責(zé)任編輯 張淑艷)

A Bipolar bandgap voltage reference with resistance compensation

WU Yue, YIN Yongsheng, CHEN Hongmei

(School of Electronic Science and Applied Physics, Hefei University of Technology, Hefei 230009, China)

In this paper, the principle of the resistance compensation in the bandgap voltage reference is analyzed. A new type of Bipolar bandgap voltage source circuit with low temperature coefficient is designed by using two different temperature coefficient resistors, the circuit is simulated and realized based on CSMC 2 μm36 V Bipolar process, and the three-order base-emitter voltage compensation is realized. The simulation results show that the output voltage is 2.12 V in the range of 10-30 V input voltage. The power supply rejection ratio(PSRR) is 120.2 dB when the frequency is 14.85 Hz. When the temperature ranges from -40 ℃ to 125 ℃, the temperature coefficient is 2.17×10-6/℃.

resistance compensation; bandgap voltage reference; Bipolar process; temperature coefficient; line regulation; power supply rejection ratio(PSRR)

2015-12-10；

2016-02-29

中央高?；究蒲袠I(yè)務(wù)費(fèi)專項(xiàng)資金資助項(xiàng)目(2014HGCH0010)

吳 越(1988-)，男,安徽巢湖人,合肥工業(yè)大學(xué)碩士生; 尹勇生(1973-)，男,內(nèi)蒙古錫林浩特人,博士,合肥工業(yè)大學(xué)教授,碩士生導(dǎo)師.

10.3969/j.issn.1003-5060.2017.05.028

TN431.1

A

1003-5060(2017)05-0716-05