Δ-ΣADC在旋變解碼與電流采樣中的應(yīng)用

鐘再敏,陳振挺

(同濟(jì)大學(xué),上海201804)

0 引 言

從20世紀(jì)80年代開始,Δ-Σ型模數(shù)轉(zhuǎn)換器(以下簡稱ADC)在通訊領(lǐng)域以及高保真音響中已經(jīng)得到了廣泛應(yīng)用,它已成為高精度ADC設(shè)計(jì)的一種切實(shí)可行的解決方案。如今,這類ADC也被應(yīng)用在了動(dòng)力電子和電驅(qū)動(dòng)控制系統(tǒng)中。

Δ-ΣADC的基本原理是過采樣和頻譜整形。如圖1所示,整個(gè)Δ-ΣADC由抗混疊濾波器、調(diào)制器和降采樣數(shù)字濾波器組成[1]。調(diào)制器是數(shù)模轉(zhuǎn)換器的關(guān)鍵,它以遠(yuǎn)超過信號(hào)奈奎斯特頻率的速率實(shí)現(xiàn)量化功能,同時(shí)通過誤差反饋進(jìn)行頻譜整形,將量化噪聲從低頻推向高頻。高階調(diào)制器一般采用MASH(multi-stage noise shaping)結(jié)構(gòu),其中每一級(jí)的結(jié)構(gòu)都是穩(wěn)定的1階或2階結(jié)構(gòu)[2]。

圖1 Δ-ΣADC結(jié)構(gòu)示意圖

降采樣數(shù)字濾波器的作用是把頻帶外的噪聲濾除。降采樣數(shù)字濾波器需要具有平坦的信號(hào)通帶、陡峭的轉(zhuǎn)換帶以及足夠衰減能力的截止帶,一般分為兩級(jí)[3]。第一級(jí)大多采用結(jié)構(gòu)簡單的級(jí)聯(lián)型梳狀濾波器(以下簡稱CIC),將采樣頻率降至奈奎斯特頻率的2～4倍。第二級(jí)采用有限沖擊響應(yīng)濾波器(以下簡稱FIR),將輸出頻率降到奈奎斯特頻率。

旋轉(zhuǎn)變壓器(以下簡稱旋變)作為車用永磁同步電機(jī)主要使用的角度傳感器,目前大多數(shù)解調(diào)方案仍采用軸角變換芯片[4]。本文的旋變軟件解碼方式,能夠省去昂貴的解碼芯片,具有較高的解碼精度,在汽車行業(yè)具有較好的應(yīng)用前景。同時(shí),將ΔΣADC應(yīng)用在電機(jī)電流/位置同步采樣之中,也具有較高的可行性。

1 Δ-ΣADC在旋變解碼中的應(yīng)用

旋變是一種電磁式傳感器,用來測(cè)量旋轉(zhuǎn)物體的轉(zhuǎn)軸角位移和角速度。對(duì)于可變磁阻式旋變而言,初級(jí)繞組和次級(jí)繞組均位于定子上,兩個(gè)定子繞組機(jī)械錯(cuò)位90°,轉(zhuǎn)子的特殊設(shè)計(jì)使得次級(jí)耦合出的電壓隨著角位置變化而發(fā)生正弦變化。激勵(lì)信號(hào)與返回正余弦信號(hào)如圖2所示[5-6]。旋變輸出電壓(S3-S1,S2-S4)的計(jì)算公式如下:US3-S1=E0sin(ωt)·sinθ US2-S4=E0sin(ωt)·cosθ式中:θ為軸角,ω為激勵(lì)角頻率,E0為激勵(lì)幅度。

圖2 旋變激勵(lì)信號(hào)與正余弦返回信號(hào)

1.1 DSADC模塊配置

英飛凌新一代Tricore架構(gòu)的TC275芯片是一款專用于車用電機(jī)控制的微處理器,芯片的SPB總線上帶有一個(gè)DSADC(Δ-ΣADC)模塊。這個(gè)模塊含有六路并行的Δ-ΣADC通道,通道上都有專門用于旋變解碼的整流器和積分器環(huán)節(jié)。它在旋變解碼中的應(yīng)用如圖3所示。完成旋變解碼需要芯片外硬件電路、兩路DSADC模塊硬件電路配置以及軟件算法的相互配合,所以將這種解碼方式可稱之為旋變軟件解碼。

激勵(lì)信號(hào)由DSADC模塊內(nèi)部的載波生成器生成,整流器與其互通,獲取信號(hào)翻轉(zhuǎn)時(shí)刻。從芯片中發(fā)出的數(shù)字PWM波,經(jīng)過激勵(lì)電路形成比較完美的激勵(lì)正弦波。而返回緩沖電路將差分正/余弦信號(hào)的電壓調(diào)整到芯片允許的范圍內(nèi)。

圖3 DSADC模塊在旋變解碼中的應(yīng)用

以差分正弦信號(hào)為例,進(jìn)入DSADC模塊后首先經(jīng)過一個(gè)運(yùn)算放大器,將差分信號(hào)做差,并放大兩倍。然后,MASH1-1-1調(diào)制器將其調(diào)制為數(shù)字信號(hào),后通過濾波器鏈濾波。濾波器鏈中的CIC的降采樣率為16,級(jí)聯(lián)階數(shù)為3;兩級(jí)FIR濾波器的參數(shù)固定和降采樣率為2。整流器根據(jù)激勵(lì)信號(hào)的相位對(duì)返回信號(hào)進(jìn)行翻轉(zhuǎn),便于信號(hào)進(jìn)行積分[7]。

積分后的正/余弦值就是軟件算法的輸入,該值并不在[-1,1]范圍內(nèi),而是倍乘了一個(gè)系數(shù),該系數(shù)與激勵(lì)信號(hào)幅值、旋變變比、運(yùn)放增益、濾波器階數(shù)等都有直接關(guān)聯(lián)。

1.2 旋變軟件解碼仿真

我們?cè)赟imulink中完成了旋變軟件解碼的信號(hào)離線仿真,仿真采用定步長,步長為1.25×10-8s(即頻率為80 MHz),求解器為ode4,總體仿真結(jié)構(gòu)圖如圖4所示。

圖4 旋變軟件解碼Simulink仿真

Simulink仿真中各模塊的構(gòu)造與配置與現(xiàn)實(shí)情況基本一致,軟件算法嘗試了反正切函數(shù)與相角觀測(cè)器。

如圖5所示,仿真中分別對(duì)CIC,FIR0和FIR1的幅頻特性進(jìn)行了分析。CIC和FIR0提供了衰減能力較好的截止帶,而 FIR1能提供平坦的通帶和陡峭的轉(zhuǎn)換帶。

圖6(a)、圖6(b)分別展示了整流器和積分器的特性。其中,整流器能夠按照規(guī)定的相位對(duì)信號(hào)進(jìn)行翻轉(zhuǎn);積分器能提取輸入信號(hào)包絡(luò)線,角度正余弦量的最終輸出頻率為9.765 625 kHz(周期為102.4 μs)。

圖5 主濾波器鏈濾波特性

圖6 整流器和積分器的輸出

1.3 相角觀測(cè)器

利用反正切函數(shù)可以簡單獲取旋變角度,但是這種方法有抗噪性差、靜態(tài)波動(dòng)大、無法產(chǎn)生轉(zhuǎn)速值等缺點(diǎn)。

如圖7所示,反正切函數(shù)獲取的角度值與較真實(shí)角度有相位延遲。

圖7 用反正切函數(shù)獲得角度值后取其正弦量

相位延遲分為兩類,第一類別是濾波器群延遲(Group Delay)造成的相位滯后,這種延遲是FIR型濾波器造成的,時(shí)間延遲固定,在濾波器設(shè)計(jì)階段就能確定。第二類是微處理器外圍設(shè)備寄存器等待主核讀取所花費(fèi)的時(shí)間,它在仿真中并不體現(xiàn),通常通過時(shí)間差(Time Stamp)的方式來補(bǔ)償。延遲的總相位可以按以下公式來補(bǔ)償:

旋變軟件解碼中每個(gè)環(huán)節(jié)造成的群延遲如表1所示。

表1 降采樣濾波器中各模塊的群延遲時(shí)間

相角觀測(cè)器實(shí)際就是將數(shù)字鎖相環(huán)的原理運(yùn)用在角度觀測(cè)中。一個(gè)二階相角觀測(cè)器如圖8所示,各濾波器造成的群延遲在這里進(jìn)行補(bǔ)償。

圖8 二階相角觀測(cè)器原理圖

2 Δ-ΣADC在電流/位置同步采樣中的應(yīng)用

電流采樣與旋變解碼在電機(jī)磁場(chǎng)定向控制(以下簡稱FOC)中十分重要,并且二者是相互關(guān)聯(lián)的,必須保持電流值與旋變角度值是在同一時(shí)刻產(chǎn)生的,才能進(jìn)行坐標(biāo)變換。傳統(tǒng)ADC電流采樣與旋變硬件解碼是通過同步PWM觸發(fā)的機(jī)制來保障同步采樣的。而基于Δ-ΣADC的電流/位置同步采樣意味著,在電機(jī)控制中電流采樣與旋變位置解碼都采用Δ-ΣADC原理。采用這種模式有以下幾個(gè)特點(diǎn):

1)電流采樣電路不需要抗混疊濾波器;

2)電流采樣精度可以達(dá)到13 bit或更高;

3)電流采樣和旋變軟件解碼有各自的群延遲,若二者接近,可縮小延遲補(bǔ)償范圍。

2.1 DSADC模塊配置與電流采樣仿真

調(diào)制器的工作頻率升至20 MHz,CIC降采樣率升至64,整流與積分環(huán)節(jié)被旁路,其余與旋變解碼的配置相似。另外,當(dāng)時(shí)間差生成之后會(huì)申請(qǐng)中斷,開始執(zhí)行FOC程序。

最終電流采樣的輸出頻率是78.125 Hz(周期為12.8 μs),而總?cè)貉舆t為 107.55 μs。 而旋變軟件解碼的總?cè)貉舆t為105.5μs,二者非常接近。也就是說,拋開時(shí)間差的問題,兩者的理論采樣時(shí)間幾乎一致,將相角觀測(cè)器補(bǔ)償?shù)娜貉舆t從105.5μs降到了-2.05 μs。

仿真中Δ-Σ調(diào)制器的負(fù)端接地,調(diào)制器和降采樣濾波器按照設(shè)計(jì)參數(shù)進(jìn)行搭建。如圖9所示,延遲了107.55μs的正弦信號(hào)幅值為200 A,頻率為300 Hz,它與Δ-ΣADC的采樣結(jié)果幾乎重合。

圖9 基于Δ-ΣADC電流采樣仿真結(jié)果

2.2 同步方案

同步方案的信號(hào)關(guān)系如圖10所示,旋變軟件解碼的輸出周期為102.4μs,電流采樣的輸出周期為12.8μs,FOC的觸發(fā)周期為100μs。信號(hào) Dsadc-Trigger的上升沿同時(shí)鎖存電流采樣和旋變解碼的結(jié)果值,但是需要將旋變角度值同步到實(shí)際電流采樣點(diǎn)上。

圖10 Δ-ΣADC電流/位置同步采樣信號(hào)圖

圖10 中的空心箭頭表征了實(shí)際電流采樣點(diǎn)和旋變位置采樣點(diǎn),時(shí)間差1為補(bǔ)償時(shí)間,其公式:

T1=GDPos-GDi+TSPos-TSi(4)

式中:T1為補(bǔ)償時(shí)間;GD代表群延遲,TS代表時(shí)間差。圖10中的變量代表的具體時(shí)間長度如表2所示。

表2 圖10中各變量的意義

經(jīng)計(jì)算,在這種模式下旋變軟解碼需要補(bǔ)償?shù)臅r(shí)間延遲為[-14.85μs,100.35μs]。而在 Δ-Σ ADC僅用作旋變軟件解碼的情況下,補(bǔ)償時(shí)間為[105.5 μs,207.9 μs]。

從結(jié)果顯而易見,軟件解碼相角觀測(cè)器補(bǔ)償?shù)淖畲笱舆t時(shí)間下降了107.55μs,即電流采樣的群延遲。

3 實(shí)驗(yàn)結(jié)果與分析

在完成仿真驗(yàn)證及電機(jī)控制板制作后,對(duì)電機(jī)控制板做了硬件在環(huán)(以下簡稱HiL)測(cè)試。

如圖11所示,在HiL平臺(tái)上模擬了永磁同步電機(jī)、旋變、光電編碼器和逆變器等部件。其中電機(jī)參數(shù)以一款真實(shí)電機(jī)為樣本,電機(jī)極對(duì)數(shù)與旋變極對(duì)數(shù)均為3。

圖11 HiL測(cè)試平臺(tái)架構(gòu)框圖

在控制板處,我們有3種不同的方式來獲取旋變位置,分別是采用解碼芯片AD2S1200的硬件解碼、采用光電編碼器的增量式編碼和采用Δ-ΣADC原理的旋變軟件解碼,其中最后一種是待驗(yàn)證的算法。這里增加一路光電編碼器是因?yàn)镠iL平臺(tái)無法同時(shí)給出兩路旋變信號(hào)。

3.1 旋變軟件解碼HiL測(cè)試結(jié)果

驗(yàn)證的思路是首先對(duì)比硬件解碼和增量式編碼,保證后者的正確性,沒有固定時(shí)間的延遲。經(jīng)驗(yàn)證,這兩種算法在不同轉(zhuǎn)速下都能獲得一致的旋變位置,電角度偏差在全轉(zhuǎn)速范圍內(nèi)偏差為±0.26°電角度。

然后再對(duì)比增量式編碼和旋變軟件解碼,由于無法用較高的速率觀察DSADC模塊內(nèi)部信號(hào),只能通過CAN觀測(cè)積分器輸出的最終結(jié)果。如圖12所示,正余弦量的正余弦度較好。

圖12 DSADC模塊輸出的正余弦值(50 r/min)

旋變軟件解碼驗(yàn)證結(jié)果如圖13所示。通過HiL測(cè)試可以發(fā)現(xiàn),無論硬件解碼、增量式編碼和旋變軟件解碼都能較好地獲取旋變位置及電機(jī)轉(zhuǎn)速。若以增量式編碼為基準(zhǔn),旋變軟件解碼能夠用算法修正的方式克服相位延遲的問題,并在全轉(zhuǎn)速范圍內(nèi)能夠?qū)⒆畲笃钕拗圃凇?.7°(電角度)內(nèi),且急加速急減速的情況依然能夠較好適應(yīng)。

圖13 光電編碼器與旋變軟件解碼的電角度偏差

3.2 電流/位置同步采樣HiL測(cè)試結(jié)果

在HiL平臺(tái)中設(shè)定一個(gè)穩(wěn)定的d,q軸電流(id=-100 A,iq=200 A)以及一個(gè)穩(wěn)定的轉(zhuǎn)速(5 000 r/min),通過Δ-ΣADC電流/位置同步采樣計(jì)算得到的d,q軸電流如圖14(a)所示。可以看到,Δ-Σ ADC具有采集三相電流的能力,在不同轉(zhuǎn)速的情況下,計(jì)算得到的d,q軸電流在給定的范圍附近。

如圖14(b)所示,將電機(jī)控制在5 000 r/min,80 N(id=-235 A,iq=305 A)的工況下。三相電流幅值和相位穩(wěn)定,反饋回來的d,q軸電流波動(dòng)較小。

圖14 電流/位置同步采樣測(cè)試結(jié)果

HiL測(cè)試的結(jié)果表明,基于Δ-ΣADC的電流同步采樣是一種切實(shí)可行的方案,該方案的關(guān)鍵在于做好電流與旋變位置的同步采樣。雖然該方案本身不能使電流采樣和旋變位置采樣在同一時(shí)刻發(fā)生,但是通過機(jī)理分析,運(yùn)用補(bǔ)償?shù)臋C(jī)制能將電流與旋變位置在坐標(biāo)變換前做到數(shù)值上的同步。

4 結(jié) 語

本文將Δ-ΣADC運(yùn)用于電機(jī)旋變解碼與電流同步采樣中。經(jīng)硬件在環(huán)測(cè)試可以證明,旋變軟件解碼具有較高的準(zhǔn)確性,全轉(zhuǎn)速范圍內(nèi)電角度最大偏差為±0.7°電角度,能夠替代解碼芯片,節(jié)省開發(fā)成本。電流/位置采樣同步方案使得Δ-ΣADC能夠同時(shí)運(yùn)用于旋變解碼與電流采樣中,該方案具有較高的可行性與較強(qiáng)的應(yīng)用價(jià)值。

[1]PETERSW,SCHULZ B,MATHAPATIS,et al.Regular-sampled currentmeasurement in AC drives usingΔ-Σ modulators[C]//2009 13th European Conference on Power Electronicsand Applications,Barcelona,2009:1-9.

[2]吳笑峰.高精度sigma-delta ADC的研究與設(shè)計(jì)[D].西安:西安電子科技大學(xué),2009.

[3]周伶俐.Sigma-delta調(diào)制器的研究及其在SIMULINK環(huán)境下建模[D].武漢:華中科技大學(xué),2007.

[4]李超,楊益群,郝旭耀,等.基于∑-Δ調(diào)制原理的高精度旋變旋轉(zhuǎn)變量解碼系統(tǒng)[J].自動(dòng)化儀表,2016,37(3):17-22.

[5]KHABURID A.Software-based resolver-to-digital converter for DSP-based drives using an improved angle-tracking observer[J].IEEE Transactions on Instrumentation and Measurement,2012,61(4):922-929.

[6]周長攀,楊貴杰,蘇健勇,等.基于△∑調(diào)制原理的全數(shù)字軸角變換算法[J].電機(jī)與控制學(xué)報(bào),2013,17(8):78-84.

[7]劉曉璇.基于Δ-∑ ADC的旋轉(zhuǎn)變壓器位置解碼算法研究[J].信息通信,2016(1):39-40.