基于74LS192的可倒計(jì)時(shí)數(shù)字鐘設(shè)計(jì)以Multisim10為例

黃 文 鋒

(廈門海洋職業(yè)技術(shù)學(xué)院 信息技術(shù)系, 福建 廈門 361100)

基于74LS192的可倒計(jì)時(shí)數(shù)字鐘設(shè)計(jì)以Multisim10為例

黃 文 鋒

(廈門海洋職業(yè)技術(shù)學(xué)院 信息技術(shù)系, 福建 廈門 361100)

采用Multisim10軟件，以74LS192為基礎(chǔ)設(shè)計(jì)了23時(shí)59分59秒的可倒計(jì)時(shí)數(shù)字鐘，所設(shè)計(jì)的數(shù)字鐘具有計(jì)時(shí)和倒計(jì)時(shí)功能，同時(shí)具有清零、校時(shí)、報(bào)時(shí)等功能。設(shè)計(jì)過程中碰到了初始置數(shù)錯(cuò)誤、提前清零、進(jìn)位錯(cuò)誤等許多問題，通過不斷測(cè)試，找到了產(chǎn)生這些問題的原因并進(jìn)行了解決，同時(shí)給出了具體的實(shí)現(xiàn)電路。

74LS192; 倒計(jì)時(shí); 數(shù)字鐘

常見的數(shù)字鐘都是以74LS160或74LS290作計(jì)數(shù)器，如果希望加入倒計(jì)時(shí)功能，就必須選擇可同時(shí)作加減計(jì)數(shù)的計(jì)數(shù)器，考慮到數(shù)字鐘還需要清零、校時(shí)、報(bào)時(shí)等諸多功能，因此，本設(shè)計(jì)選擇74LS192作為計(jì)數(shù)器。因?yàn)?4LS192屬于加減計(jì)數(shù)器，同時(shí)具有置數(shù)和清零的功能，方便在同一電路中實(shí)現(xiàn)更多功能。

一、秒60進(jìn)制加減計(jì)數(shù)實(shí)現(xiàn)方式

數(shù)字鐘首先要實(shí)現(xiàn)的是6位計(jì)數(shù)，分別是秒個(gè)位、秒十位、分個(gè)位、分十位、時(shí)個(gè)位、時(shí)十位。以下以秒個(gè)位和秒十位為例進(jìn)行重點(diǎn)闡述[1]24-26。具體電路如圖1所示。

該電路重點(diǎn)在如何同時(shí)實(shí)現(xiàn)00-59的加計(jì)數(shù)和59-00的減計(jì)數(shù)，具體實(shí)現(xiàn)方式如下：

(1)秒個(gè)位實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)功能，即從0計(jì)數(shù)到9或者從9計(jì)數(shù)到0。因?yàn)?4LS192本身即是十進(jìn)制計(jì)數(shù)器，因此無需多加反饋電路，直接按照功能表的計(jì)數(shù)功能連接即可[2]111-113。

圖1 秒個(gè)位和十位60進(jìn)制加減計(jì)數(shù)實(shí)現(xiàn)電路

(2)秒十位實(shí)現(xiàn)六進(jìn)制計(jì)數(shù)功能，即從0計(jì)數(shù)到5或者從5計(jì)數(shù)到0。加計(jì)數(shù)是計(jì)數(shù)到5跳轉(zhuǎn)6時(shí)清零，需要通過反饋置數(shù)或者反饋清零的方法實(shí)現(xiàn)[3]43。本設(shè)計(jì)采用反饋清零法，即將秒十位的QC、QB通過與門接入CLR端，當(dāng)計(jì)數(shù)計(jì)到0110時(shí)，與門輸出1，CLR高電平有效，實(shí)現(xiàn)清零，如圖2(a)所示。在進(jìn)行減計(jì)數(shù)時(shí)，因?yàn)闇p計(jì)數(shù)的初始狀態(tài)為99，需要將初始狀態(tài)置為59，即秒十位的初始值應(yīng)該置為5。采用將QD、QA通過與非門接入LOAD端，當(dāng)開關(guān)打開時(shí)，初始狀態(tài)為9即1001，與非門輸出0，LOAD置數(shù)端有效，將置數(shù)端初始值設(shè)置為0101，則輸出為0101，即5[4]146，如圖2(b)所示。

(a)加計(jì)數(shù)秒十位清零電路 (b)減計(jì)數(shù)秒十位清零電路

圖2 加、減計(jì)數(shù)秒十位清零電路

(3)要實(shí)現(xiàn)秒倒計(jì)時(shí)功能，需要通過開關(guān)使74LS192在加計(jì)數(shù)和減計(jì)數(shù)之間進(jìn)行切換，即對(duì)UP/DOWN功能的切換。分別在秒個(gè)位和秒十位的UP和DOWN之間加兩個(gè)開關(guān)。

(4)要實(shí)現(xiàn)加計(jì)數(shù)從00開始，減計(jì)數(shù)從59開始，必須在進(jìn)行加減計(jì)數(shù)切換的時(shí)候同時(shí)切換秒十位的初始置數(shù)值，即加計(jì)數(shù)時(shí)秒十位初始置數(shù)值為0000即0，減計(jì)數(shù)時(shí)秒十位初始置數(shù)值為0101即5，同樣采用開關(guān)進(jìn)行切換。

為了實(shí)現(xiàn)加減計(jì)數(shù)的初始置數(shù)，在秒十位LOAD端接入一個(gè)觸發(fā)開關(guān)，在切換瞬間將LOAD接地，使其實(shí)現(xiàn)置數(shù)功能，從而設(shè)置加減計(jì)數(shù)的初始值。

二、秒60進(jìn)制加減計(jì)數(shù)實(shí)現(xiàn)問題

在該電路的實(shí)現(xiàn)過程中，遇到了許多問題，具體問題、原因及解決辦法如下：

(1)問題：通過個(gè)位CO反饋給十位UP時(shí)，在開關(guān)打開瞬間十位初始狀態(tài)變成1而不是0，產(chǎn)生錯(cuò)誤。

原因：進(jìn)位信號(hào)CO和BO在正常狀態(tài)下是高電平1，因此開關(guān)打開瞬間CO和BO會(huì)產(chǎn)生一個(gè)0到1的跳變，這個(gè)跳變剛好滿足秒十位的UP上升沿要求，使十位加1，初始狀態(tài)變成1。

解決辦法：在CO和UP中間加一個(gè)非門74LS04，可以使上升沿延后一位，使問題得到解決。

(2)問題：在加計(jì)數(shù)時(shí)，秒十位由0-5計(jì)數(shù)，在計(jì)數(shù)到6的時(shí)候需要反饋清零，常見做法是將秒十位的QC、QB通過與門反饋給十位CLR進(jìn)行反饋清零。但按此接法，當(dāng)計(jì)數(shù)到4時(shí)秒十位即清零，產(chǎn)生錯(cuò)誤。

原因：經(jīng)測(cè)試，74LS192的QB和QC信號(hào)不同步，當(dāng)輸出QD.QC.QB.QA由0011變成0100時(shí)，QC已經(jīng)由0變1，而QB還停留在1，導(dǎo)致變換瞬間QC.QB為11，通過與門后輸出高電平反饋給CLR清零。

(3)問題：在秒個(gè)位計(jì)數(shù)到9和0之間時(shí)，秒十位會(huì)先跳1，稍微提前。

原因：CO進(jìn)位信號(hào)是低電平有效，使輸出提前了一位。

解決辦法：可以在秒個(gè)位的CO和秒十位的UP之間接一個(gè)脈沖延遲電路，如圖3所示：

注意：延遲時(shí)間必須與脈沖時(shí)間配合，太快或者太慢都會(huì)出錯(cuò)。本電路對(duì)應(yīng)的時(shí)鐘脈沖為100 Hz，如果調(diào)整時(shí)鐘脈沖，則延時(shí)電路要同步調(diào)整。另外，延時(shí)脈沖設(shè)置不當(dāng)可能會(huì)使秒十位提前加一，本電路為了方便調(diào)試時(shí)隨時(shí)改變時(shí)鐘脈沖，暫時(shí)沒有加入該脈沖延遲電路，但已進(jìn)行過測(cè)試，該方法可行。

三、23時(shí)59分59秒計(jì)數(shù)器實(shí)現(xiàn)方式

(一)59分59秒加減計(jì)數(shù)實(shí)現(xiàn)方式及問題

分和秒兩位計(jì)數(shù)的方式相同，只需復(fù)制秒的連接方式即可。要進(jìn)行分和秒的級(jí)聯(lián)，只需將秒十位的加法計(jì)6反饋信號(hào)接到分個(gè)位的UP輸入端，將秒十位的減法計(jì)9反饋信號(hào)接到分個(gè)位的DOWN輸入端，即可實(shí)現(xiàn)加計(jì)數(shù)秒計(jì)到59秒后分個(gè)位加一，減計(jì)數(shù)秒計(jì)到00后分個(gè)位減一[5]67-69。

按照以上方式連接好電路，仍然出現(xiàn)了一些問題。問題：減計(jì)數(shù)時(shí)分的初始值是50而不是59。原因：74LS192在進(jìn)行減計(jì)數(shù)時(shí)要使初始值變成9，需要在DOWN有下降沿脈沖輸入。但是分個(gè)位需要在秒減一個(gè)周期，即由59秒減至00秒再減至59秒時(shí)才能輸出脈沖使分個(gè)位置9，因此分個(gè)位的初始狀態(tài)無法置成9。解決辦法：在分個(gè)位的輸入端加一個(gè)觸發(fā)開關(guān)，在由加計(jì)數(shù)切換到減計(jì)數(shù)的時(shí)候立刻給DOWN輸入一個(gè)脈沖，將分個(gè)位初始狀態(tài)置為9，問題解決。

另外，常用的倒計(jì)時(shí)基本是在60秒內(nèi)，而且分切換倒計(jì)時(shí)后再切換回正計(jì)時(shí)需要重新校分，因此分的倒計(jì)時(shí)可以作為備用功能，需要時(shí)再啟用。不用時(shí)只需將分的8個(gè)開關(guān)設(shè)置成與秒的8個(gè)開關(guān)不同的按鍵即可，需要用時(shí)將分的8個(gè)開關(guān)設(shè)置成與秒的8個(gè)開關(guān)相同的按鍵。

(二)23時(shí)59分59秒計(jì)數(shù)器實(shí)現(xiàn)方式

考慮59分59秒的減計(jì)數(shù)已經(jīng)能滿足大多數(shù)需求，無需在時(shí)上再實(shí)現(xiàn)減計(jì)數(shù)。因此在時(shí)的計(jì)數(shù)方式上選擇較穩(wěn)定的十進(jìn)制加法計(jì)數(shù)器74LS160。時(shí)采用24進(jìn)制計(jì)數(shù)設(shè)置，通過一個(gè)與非門反饋到CLR端，實(shí)現(xiàn)0至23計(jì)數(shù)。

四、清零、校時(shí)與報(bào)時(shí)功能

該電路還包含了三個(gè)功能：(1)任何時(shí)刻的清零功能；(2)可以手動(dòng)調(diào)整分個(gè)位、分十位、時(shí)個(gè)位、時(shí)十位的校時(shí)功能；(3)59分53秒、55秒、57秒低音報(bào)時(shí)，59分59秒高音報(bào)時(shí)的報(bào)時(shí)功能[6]115-117。電路分別如下，具體原理在此不在贅述。

圖4 任意時(shí)候清零功能電路

圖5 任意時(shí)刻校時(shí)校分功能電路

圖6 整點(diǎn)報(bào)時(shí)功能電路

五、結(jié) 語

本文基于74LS192實(shí)現(xiàn)可倒計(jì)時(shí)數(shù)字鐘設(shè)計(jì)，數(shù)字鐘范圍為23時(shí)59分59秒，倒計(jì)時(shí)范圍為59分59秒，同時(shí)該電路還可實(shí)現(xiàn)清零、校時(shí)、報(bào)時(shí)等功能。本文重點(diǎn)介紹了秒計(jì)數(shù)和分計(jì)數(shù)的實(shí)現(xiàn)方式以及在實(shí)現(xiàn)過程中產(chǎn)生的問題、原因、解決辦法。希望本文能對(duì)數(shù)字電路教師的實(shí)訓(xùn)安排或數(shù)字電路愛好者有所幫助。

[1] 杜 妍,楊玉華.基于EWB軟件的數(shù)字鐘設(shè)計(jì)及實(shí)現(xiàn)[J].電子技術(shù),2012(4).

[2] 吳勇靈,朱增輝,楊 潔,等.基于74LS192千進(jìn)制可逆計(jì)數(shù)器的設(shè)計(jì)與研究[J].制造業(yè)自動(dòng)化，2012(20).

[3] 湯德榮.淺談?dòng)?4LS90設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器[J].大眾科技,2009(6).

[4] 王連英.數(shù)字電子技術(shù)[M].北京:高等教育出版社,2014.

[5] 鄧旭聰.數(shù)字電子鐘邏輯電路設(shè)計(jì)[J].四川電力技術(shù),2008(S1).

[6] 李 偉,胡榮強(qiáng),李 濤.基于EWB的數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù),2006(8).

Design of Timing and Countdown Digital Clock Based on 74LS192 Taking Multisim10 As an Example

HUANG Wen-feng

(Department of Information Technology， Xiamen Ocean Vocational College, Xiamen 361109, China)

This paper uses the Multisim10 software to design the 23 hours 59 minutes and 59 seconds digital clock with countdown based on 74LS192. The digital clock has a timing and countdown function; besides, it has clear, check time, reporting time and other functions. This paper introduces the design idea of digital clock. During the design process, it encounters many problems such as initial setting error, early clearing and carries error. Through continuous testing, the cause of the problem is found and the solution is given. At the same time, the realization circuit is given.

74LS192; countdown; digital clock

2016-10-17

黃文鋒(1982-)，男，福建廈門人，實(shí)驗(yàn)師，工程碩士，主要從事電子技術(shù)應(yīng)用研究。

TN709

A

1672-2388(2017)01-0073-04