時間數(shù)字單斜模數(shù)轉(zhuǎn)換器中斜坡發(fā)生器的研究

摘要：本文設(shè)計了一款應(yīng)用于時間數(shù)字單斜模數(shù)轉(zhuǎn)換器中的12位斜坡發(fā)生器電路。該電路主要由電流源網(wǎng)絡(luò)、開關(guān)網(wǎng)絡(luò)及輸出轉(zhuǎn)換電路三部分組成。該斜坡發(fā)生器是基于電流舵結(jié)構(gòu)實現(xiàn)的，采用了4+4的分段方式。電流源網(wǎng)絡(luò)用三層共源共柵結(jié)構(gòu)的電流源來實現(xiàn)；差分開關(guān)來代替?zhèn)鹘y(tǒng)的開關(guān)電路，設(shè)計了一個軌到軌運算放大器來實現(xiàn)輸出轉(zhuǎn)換電路中的跟隨器以驅(qū)動后級電路。

關(guān)鍵詞：斜坡發(fā)生器 電流舵 TDC

中圖分類號：TN792 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2016）10-0153-01

近年來，隨著CMOS集成電路工藝水平和設(shè)計技術(shù)的不斷發(fā)展，CMOS圖像傳感器得到迅速的發(fā)展。普通單斜模數(shù)轉(zhuǎn)換器（Single-Slope ADC）以其優(yōu)越的性能廣泛應(yīng)用，但其速度限制了它在高速高精度CMOS圖像傳感器中的應(yīng)用，而Time to Digital Single-Slope ADC（TDSS ADC）既保留了普通單斜結(jié)構(gòu)的優(yōu)勢，又提高轉(zhuǎn)換速率。而斜坡發(fā)生器作為普通Single-Slope ADC的重要組成部分，在TDSS ADC也是必不可少的。

1 斜坡發(fā)生器電路的設(shè)計與分析

斜坡發(fā)生器為8位，實現(xiàn)精度為12位。電壓幅度為1.5V，單個臺階高度為：

產(chǎn)生單個臺階電流增量為ILSB=16μA，那么電流源網(wǎng)絡(luò)的整體負(fù)載電阻為：

為了滿足精細(xì)比較階段的要求，還需要增加32個臺階。那么斜坡發(fā)生器需要的總臺階數(shù)量為M=28-1+2×24=287個，最終降斜坡電壓范圍約為2.5V-0.818V。

1.1 電流舵分段方式的確定

電流舵斜坡發(fā)生器根據(jù)電流源網(wǎng)絡(luò)的實現(xiàn)方式可以分為二進(jìn)制譯碼型和溫度計譯碼型[1]。通過比較兩種網(wǎng)絡(luò)的優(yōu)缺點，最終采用二進(jìn)制和溫度計型混合譯碼型電路。采用4+4的分段方式實現(xiàn)了一個8位斜坡發(fā)生器，即低4位用二進(jìn)制譯碼型，高4位用溫度計碼型，實際精度達(dá)到12位。

1.2 輸出轉(zhuǎn)換電路的設(shè)計

驅(qū)動電路就是運算放大器組成的跟隨器，所以驅(qū)動電路的設(shè)計就是對運放的設(shè)計。

實際運放接為的跟隨器的增益誤差可以表示為公式（1.3），Vout是理想輸出，實際輸出Vout。

增益誤差應(yīng)該小于0.5LSB，對于該電路要求的1.68V的電壓擺幅，即Vref=1.68V，實現(xiàn)12位的精度，可以得出對運放增益誤差的要求為：

由上式可得運算放大器的最小增益為74dB。

運放的時間常數(shù)可以表示為公式（1.5），其中ω0為3dB帶寬，Av（0）ω0是單位增益帶寬，Av（0）即為跟隨器的低頻環(huán)路增益。

對于12位的精度要求的運放，輸出增益誤差達(dá)到小于0.0205%的時間t0.0205%可以得出：

該運算放大器工作頻率為50MHz，取其穩(wěn)定時間為時鐘周期的65%，那么由t0.0205%=13ns就可以得到該運放需要達(dá)到的單位增益帶寬為：

所以要滿足設(shè)計要求，運放的單位增益帶寬要達(dá)到104MHz。

1.3 運算放大器的設(shè)計

根據(jù)計算要求，本文中的運算放大器采用了軌到軌運算放大器來實現(xiàn)。該放大器可以分為輸入級、中間級、輸出級和補(bǔ)償電路組成。

輸入電路采用了PMOS和NMOS共用的互補(bǔ)差分輸入，同時采用了電流鏡技術(shù)來使得互補(bǔ)輸入在輸入共模范圍內(nèi)具有較為恒定的總輸入跨導(dǎo)[2]。

本運放中間放大級設(shè)計采取折疊式共源共柵結(jié)構(gòu)。折疊共源共柵中間放大級構(gòu)成加法電路，從差分輸出的電流進(jìn)入此加法電路后，通過兩個電流鏡實現(xiàn)雙端到單端的轉(zhuǎn)換，輸出給下一級電路。設(shè)計時一方面為了提高輸出電阻和擺幅，采用了含有反饋電路的寬擺幅共源共柵結(jié)構(gòu)的電流鏡作為負(fù)載。

輸出級采用帶有AB類偏置的推挽輸出級，它可以實現(xiàn)全擺幅輸出，并且其送至負(fù)載的最大信號電流與輸出級靜態(tài)電流的比值大，電源利用率高。

兩級電路中需要加入補(bǔ)償電路以確保有合適的相位裕度來使運放工作狀態(tài)穩(wěn)定，該運算放大中的補(bǔ)償電路通過接入合適的電容Cc1和Cc2來實現(xiàn)的。補(bǔ)償電容的大小與負(fù)載電容、兩級電路的輸入跨導(dǎo)和電路的單位增益帶寬等因素有關(guān)，設(shè)計中需要綜合考慮。

2 結(jié)語

論文首先詳細(xì)介紹了適用于TDSS ADC實現(xiàn)12位精度的斜坡發(fā)生器設(shè)計過程，電路主要包括電流源網(wǎng)絡(luò)、開關(guān)網(wǎng)絡(luò)及輸出轉(zhuǎn)換電路三部分。論文詳細(xì)分析了電流源電路、開關(guān)電路和輸出級電路的設(shè)計。

在UMC130nm CMOS工藝下完成整體電路的設(shè)計后，分別仿真驗證了各個電路模塊的功能和輸出，然后對整體斜坡發(fā)生器進(jìn)行了仿真分析，最終得到0.81V-2.48V的斜坡仿真電壓，其中Dnl+-0.485LSB，INL+-0.0869LSB，仿真結(jié)果滿足設(shè)計要求。

參考文獻(xiàn)

[1]黎佳.一種12位500MS/s分段型電流舵DAC的設(shè)計[J].電子技術(shù)應(yīng)用，2013，39（5）：48-50.

[2]劉華珠，黃海云，宋瑞.功耗軌至軌CMOS運算放大器設(shè)計[J].半導(dǎo)體技術(shù)，2011年6期.

收稿日期：2016-08-19

作者簡介：趙鵬（1988—），男，漢，陜西米脂人，碩士，助理實驗師，研究方向為大規(guī)模集成電路設(shè)計與應(yīng)用。