平板式外延爐大尺寸硅外延層的均勻性調(diào)控

李明達(dá)，陳 濤，李普生，薛 兵

?

平板式外延爐大尺寸硅外延層的均勻性調(diào)控

李明達(dá)，陳 濤，李普生，薛 兵

（中國電子科技集團(tuán)公司 第四十六研究所，天津 300220）

硅外延層是在硅單晶拋光襯底上采用化學(xué)氣相沉積方法生長的一層單晶硅薄膜。本實(shí)驗(yàn)以150 mm的大尺寸硅拋光片為襯底生長高均勻性外延層，結(jié)合傅里葉變換紅外線光譜分析（FT-IR）、電阻率測試儀等測試設(shè)備對外延層電學(xué)參數(shù)進(jìn)行了分析。對平板式外延爐的流場、熱場與厚度、電阻率均勻性的相互作用規(guī)律進(jìn)行了研究，最終制備出表面質(zhì)量良好、片內(nèi)和片間不均勻性小于1%的外延層。

硅外延層；化學(xué)氣相沉積；厚度；電阻率；均勻性；缺陷

硅外延層是采用化學(xué)氣相沉積法在硅拋光襯底上生長的一層單晶硅薄膜，具有厚度和摻雜濃度可精確調(diào)控、結(jié)晶完整性好等特點(diǎn)，在高端電力電子器件應(yīng)用方面具有無可取代的優(yōu)勢[1-2]。由于外延層的質(zhì)量管控水平與器件產(chǎn)出參數(shù)的一致性與可靠性密切相關(guān)，因此進(jìn)一步提升外延層的性能已經(jīng)成為極為迫切的研究課題。

當(dāng)前隨著高端電力電子器件向高頻高壓、低功耗、大電流、輕薄短小的方向發(fā)展，面臨越來越快的更新速度，對所需外延層的性能要求愈高[3]。尤其在器件成本和良率的雙重驅(qū)動下，外延層尺寸的主流供應(yīng)規(guī)格已從125 mm擴(kuò)大到150 mm，晶圓面積隨之?dāng)U大1.44倍，同時器件加工過程中對邊緣去除的區(qū)域不斷減少，單位晶圓利用率不斷提高，要求片內(nèi)參數(shù)離散性越來越低，由此對外延層片內(nèi)電參數(shù)的均勻性提出了嚴(yán)格的要求[4]。以單個VDMOS管為例，通常由成百上千個元胞并聯(lián)而成，其中任何一個元胞的失效都會引發(fā)整個MOS管失效，進(jìn)而導(dǎo)致電力工作系統(tǒng)的異常[5]。因此片內(nèi)元胞工作電壓的主流規(guī)格已從20 V的容限收嚴(yán)到10 V，相對應(yīng)地要求外延層片內(nèi)和片間不均勻性已經(jīng)從≤2%的容限收嚴(yán)到≤1%[6-7]。外延層面積的擴(kuò)大，均勻性要求的提高，對外延層特別對于MOS功率器件用厚層高阻外延片來說是極大的挑戰(zhàn)[8]?；诤駥痈咦柰庋颖旧砩L時間較長，而且外延層與襯底摻雜濃度相差超過4個數(shù)量級，輕微的非主動摻雜效應(yīng)就會影響對外延層電阻率均勻性的管控[9]，因此不均勻性從2%的容限收嚴(yán)至1%的容限，這就需要對外延流場和熱場進(jìn)行更加精確的調(diào)控，同時還要避免外延層表面質(zhì)量的下降。本文對平板式外延爐的熱場、流場與外延層厚度、電阻率均勻性的作用規(guī)律分別進(jìn)行了詳細(xì)研究，通過對中間進(jìn)氣口的H2流量的精確調(diào)節(jié)和基片徑向溫度梯度的調(diào)節(jié)實(shí)現(xiàn)了MOS管用150 mm大尺寸硅外延層厚度和電阻率的片內(nèi)和片間的不均勻性全部小于1%的目標(biāo)要求。

1 實(shí)驗(yàn)

1.1 設(shè)備

采用高頻感應(yīng)加熱的平板式常壓外延爐作為硅外延層的沉積設(shè)備。外延腔體由石墨基座、石英組件、鍍金鐘罩、進(jìn)氣管路、加熱線圈等組成，基本結(jié)構(gòu)如圖1所示。單圈石墨基座可水平放置8片150 mm硅襯底片，設(shè)為#1~#8樣片，生長過程中基座由底部的旋轉(zhuǎn)組件帶動可沿順時針方向勻速轉(zhuǎn)動。本實(shí)驗(yàn)中基座的旋轉(zhuǎn)速度設(shè)定為4 r/min?；路骄鶆蚍植贾鍡l螺旋排列的加熱線圈，線圈底端設(shè)有高度調(diào)節(jié)桿，可精確控制線圈與基座的距離。外延爐內(nèi)安裝有沿基座徑向運(yùn)動的測溫探頭，可以精確測量溫場分布，進(jìn)而作為外延熱場調(diào)節(jié)的監(jiān)控手段。

圖1 選用的外延爐結(jié)構(gòu)示意圖

反應(yīng)氣流從腔體左側(cè)三個進(jìn)氣口（分為左、中、右）通入，進(jìn)氣口處安裝有高精度的氣體體積流量計(jì)，精度可達(dá)0.01 L/min，隨后氣流再從平行排列的26組噴嘴（PIN口）進(jìn)入反應(yīng)腔體。實(shí)驗(yàn)中主要通過調(diào)節(jié)三個進(jìn)氣口處的氣流旋鈕來控制進(jìn)氣流量，進(jìn)而調(diào)控外延流場。反應(yīng)氣流的運(yùn)動方向平行于基座表面，在硅襯底片表面反應(yīng)并沉積生長外延層后，產(chǎn)生的尾氣從右側(cè)排出反應(yīng)腔體。

1.2 生長原料及外延制備

使用的襯底材料為直徑(150±0.2) mm硅單晶拋光片，厚度為(400±25) μm，電阻率為0.01~0.02 Ω?cm，導(dǎo)電類型為N型，襯底背面包覆有(500±50) nm的SiO2背封層。所制外延層的導(dǎo)電類型為N型，厚度為46.7×(1±1%) μm，電阻率為10.6×(1±1%) Ω?cm，片內(nèi)不均勻性要求<1%，片間不均勻性要求≤1%，外延表面質(zhì)量要求無滑移線、霧等缺陷。

沉積硅外延層所需化學(xué)氣體主要包括三氯氫硅（SiHCl3）、磷烷（PH3）和氫氣（H2）。SiHCl3純度為5N，其本征電阻率高于1 000 Ω·cm。H2經(jīng)純化后純度為6 N，其作用為通過高溫化學(xué)反應(yīng)將SiHCl3還原為單晶Si，同時作為載氣將原料氣體攜帶入反應(yīng)腔室。PH3作為外延摻雜源，經(jīng)H2稀釋后的體積濃度為50×10–6。

1.3 材料性能表征

外延層表面質(zhì)量首先在照度高于200 lux的白色聚光燈下目檢。表面缺陷由日本Olympus公司的BH-2微分干涉相差顯微鏡觀察。外延層的厚度由美國Thermo公司的Nicolet IS10型傅里葉變換紅外光譜測試儀（FT-IR）掃描測試。外延層電阻率由匈牙利Semilab公司的MCV-530L型汞探針測試系統(tǒng)掃描測試。在測試前N型外延片首先在HF溶液中浸泡3 min以除去表面生成的自然氧化層，然后置于質(zhì)量分?jǐn)?shù)15%的85℃H2O2溶液中浸泡10 min，取出后經(jīng)表面甩干、測試。外延層電參數(shù)測試過程中采用5點(diǎn)測試法，即選擇硅片的中心點(diǎn)及4個距邊緣10 mm的位置作為測試位置。

本文中厚度或電阻率的不均勻性STD(%)的定義為(Thkmax–Thkmin)/(Thkmax+Thkmin)×100%，其中Thkmax和Thkmin代表厚度或電阻率測試數(shù)據(jù)中的最大值和最小值。

2 結(jié)果與分析

2.1 厚度均勻性控制

外延爐內(nèi)的流場分布限定了氣體分壓，進(jìn)而決定了外延層厚度及其均勻性。實(shí)驗(yàn)中通過調(diào)節(jié)主工藝氣流H2在三個進(jìn)氣口的分配量，觀察對厚度均勻性的影響。以中間進(jìn)氣口的流量為設(shè)定變量，左右兩側(cè)的氣流量分別調(diào)節(jié)為（總工藝氣流量-中間進(jìn)氣口的流量）/2。實(shí)驗(yàn)中主工藝氣流H2的總流量設(shè)定為150 L/min，先后將中間進(jìn)氣口的H2流量分別設(shè)定為90.0，93.0，94.0，94.5，95.5和96.0 L/min，實(shí)驗(yàn)得到的片內(nèi)厚度分布及不均勻性結(jié)果如表1所示。

表1 片內(nèi)厚度不均勻性與工藝氣流量的關(guān)系

Tab.1 Relation between the thickness non-uniformity in the chip and the process gas flow

由于H2流量在各個進(jìn)氣口的分配量影響SiHCl3氣體在反應(yīng)室內(nèi)的攜帶量和分壓，進(jìn)而影響了基片內(nèi)生長速率的分布，因此對厚度均勻性進(jìn)行了調(diào)節(jié)。表1結(jié)果表明中間進(jìn)氣口的氣體流量對厚度均勻性起重要的作用，隨著中間進(jìn)氣口流量的增加，片內(nèi)上點(diǎn)厚度隨之增加，而厚度不均勻性呈現(xiàn)先減小后增大的趨勢。當(dāng)H2流量為94.5 L/min時得到的片內(nèi)厚度不均勻性最小，為最佳工藝流量值，H2流量設(shè)定94.0~95.5 L/min都可以滿足不均勻性小于1%的目標(biāo)要求，在94.5 L/min的最優(yōu)條件下得到的爐內(nèi)8片測試片厚度分布如表2所示，各片的片內(nèi)厚度的不均勻性均<1%，厚度均值偏差為0.17 μm，相應(yīng)片間厚度均值的不均勻性僅0.18%，爐內(nèi)點(diǎn)間不均勻性僅0.71%，均滿足<1%的要求。

表2 爐內(nèi)各外延片的片內(nèi)厚度分布以及不均勻性

Tab.2 Thickness distribution and non-uniformity of the epitaxial wafers in the same furnace

2.2 電阻率均勻性控制

由于生長溫度與摻雜劑的摻入效率密切相關(guān)，直接影響著外延層電阻率以及均勻性。圖2為根據(jù)外延反應(yīng)腔體的熱場特點(diǎn)，推斷外延層電阻率的5點(diǎn)測試點(diǎn)與#1~#5加熱線圈的對應(yīng)位置關(guān)系。根據(jù)使用的基座與線圈位置的特點(diǎn)，沿基座徑向設(shè)置等距20 mm的10個測試點(diǎn)，用以實(shí)時測試基座溫度。通過調(diào)節(jié)線圈的高度改變基座的工作溫度，進(jìn)而獲取基座徑向溫度分布與電阻率均勻性的對應(yīng)關(guān)系。實(shí)驗(yàn)研究了線圈在調(diào)節(jié)不同高度后得到的溫度分布與電阻率不均勻性測試結(jié)果，分別如圖3和表3所示。

圖2 電阻率測試位置與線圈位置對應(yīng)關(guān)系的示意圖

圖3 各測試點(diǎn)溫場分布圖

表3 采用不同徑向溫度分布的外延層電阻率及其不均勻性

Tab.3 The epitaxial layer resistivity and non-uniformity of the epitaxial wafers using different radial temperature distribution

當(dāng)溫度差為22，17，12，8℃進(jìn)行實(shí)驗(yàn)時，結(jié)果表明，采用基座徑向溫度更趨均勻的分布對電阻率均勻性的改善效果越好，當(dāng)10個測試點(diǎn)的溫度偏差為8℃時，電阻率不均勻性可以實(shí)現(xiàn)小于1%的目標(biāo)要求，而當(dāng)測試點(diǎn)的溫度偏差大于8℃時，電阻率不均勻性呈現(xiàn)逐漸增大趨勢，不能滿足目標(biāo)要求。

實(shí)驗(yàn)中發(fā)現(xiàn)工藝溫度及其分布深刻影響外延表面質(zhì)量。當(dāng)溫差較大出現(xiàn)低于1 020℃的溫度時，在強(qiáng)光燈下發(fā)現(xiàn)該區(qū)域的外延表面分布紅色的霧狀缺陷，經(jīng)Schimmel腐蝕液處理后在顯微鏡下可發(fā)現(xiàn)一些微缺陷蝕坑。當(dāng)溫差較大，出現(xiàn)高于1 060℃的溫度時，在強(qiáng)光燈下發(fā)現(xiàn)該外延層區(qū)域存在滑移線缺陷，經(jīng)同樣腐蝕液處理后在顯微鏡下可發(fā)現(xiàn)一些尺寸較大的蝕坑。在200倍顯微鏡下觀察到的霧和滑移線的典型缺陷形貌圖分別如圖4（a）和（b）所示。

圖4 外延層上(a)霧和(b)滑移線缺陷的表面形貌

上述缺陷的出現(xiàn)原因可能與外延沉積溫度有關(guān)，當(dāng)外延溫度過低，則造成氣源反應(yīng)不充分，表面微缺陷出現(xiàn)的概率增加，在強(qiáng)光燈下微缺陷發(fā)生散射形成觀感上的霧狀表面。相反，沉積溫度過高,加之硅片各處溫度不均，產(chǎn)生溫度梯度，引入的熱應(yīng)力釋放不力影響了晶格生長質(zhì)量，便產(chǎn)生了滑移線缺陷。當(dāng)采用的溫差為8℃時表面觀察無霧、無滑移線等缺陷，在該條件下得到的爐內(nèi)8片測試片電阻率分布如表4所示，結(jié)果表明爐內(nèi)各片的片內(nèi)電阻率的不均勻性<1%，各片電阻率均值的偏差值為0.11 Ω·cm，相應(yīng)片間均值不均勻性為0.52%，爐內(nèi)各測試點(diǎn)的點(diǎn)間不均勻性為0.98%，均滿足<1%的要求。上述厚度和電阻率測試結(jié)果表明在優(yōu)化后的熱場和流場條件下，本實(shí)驗(yàn)制備的厚層高阻外延層在片內(nèi)和片間參數(shù)管控上呈現(xiàn)較好的一致性，提高了成品率和所制器件的良率。

表4 爐內(nèi)各外延片的電阻率分布以及不均勻性

Tab.4 Resistivity distribution and non-uniformity of the epitaxial wafer in the furnace

3 結(jié)論

研究了基于平板式外延爐生長的150 mm大尺寸硅外延層的厚度、電阻率均勻性與外延流場和熱場的作用規(guī)律。針對制備的厚層高阻外延層的參數(shù)特點(diǎn)，首先研究了進(jìn)氣流量的分布與厚度均勻性的關(guān)系，研究發(fā)現(xiàn)隨著中間進(jìn)氣口H2流量的增加，片內(nèi)上點(diǎn)厚度隨之增加，而片內(nèi)的厚度不均勻性呈現(xiàn)先減小后增大的趨勢，最終優(yōu)化的外延層流場實(shí)現(xiàn)了片內(nèi)和片間厚度不均勻性全部小于1%的目標(biāo)。其次研究了線圈高度對石墨基座溫度的調(diào)節(jié)與電阻率均勻性的對應(yīng)關(guān)系，片內(nèi)電阻率測試值隨對應(yīng)線圈高度增加而降低，隨線圈高度降低而增加，非主動摻雜效應(yīng)在優(yōu)化后的外延熱場下得到了有效控制，從而實(shí)現(xiàn)硅外延層片內(nèi)和片間電阻率不均勻性全部小于1%的目標(biāo)。

[1] HABUKA H, TSUJI M. Silicon epitaxial growth rate and transport phenomena in a vertical stacked-type multi-wafer reactor [J]. Jpn J Appl Phys, 2012, 51: 026701.

[2] MATSUI M, HABUKA H. Numerical evaluation of silicon epitaxial growth on a 450 mm diameter substrate [J]. Phys Status Solid A, 2015, 212(7): 1539-1543.

[3] SHAHRJERDI D, HEKMATSHOAR B, BEDELL S W, et al. Low-temperature epitaxy of compressively strained silicon directly on silicon substrates [J]. J Electron Mater, 2012, 41(3): 494-497.

[4] SHINRIKI M, KEITH C, HASAKA S, et al. Gas phase particle formation and elimination on Si (100) in low temperature reduced pressure chemical vapor deposition silicon-based epitaxial layers [J]. Thin Solid Films, 2012, 520: 3190-3194.

[5] 徐非. VDMOS功率場效應(yīng)管外延材料的研究[D]. 南京: 東南大學(xué), 2010.

[6] 高航, 王文林, 薛兵, 等. 低功耗VDMOS器件用硅外延片工藝研究 [J]. 科技創(chuàng)新與應(yīng)用, 2014, 31: 12-13.

[7] 干紅林, 馮全源, 王丹. 高壓功率VDMOS元胞的研制 [J]. 電子元件與材料, 2015, 34(2): 47-49.

[8] MARTIN I T, TEPLIN C W, DOYLE J R, et al.Physics and chemistry of hot-wire chemical vapor deposition from silane: measuring and modeling the silicon epitaxy deposition rate [J]. J Appl Phys, 2010, 107: 054906.

[9] LEE K S, YOO D H, HAN J J, et al. Selective epitaxial growth of silicon for vertical diode application [J]. Jpn J Appl Phys, 2010, 49: 08JF03.

（編輯：陳渝生）

Uniformity adjust and control of large-area Si epitaxial layer based on planar epitaxial furnace

LI Mingda, CHEN Tao, LI Pusheng, XUE Bing

(The 46th Research Institute of China Electronics Technology Group Corporation, Tianjin 300220, China)

Silicon epitaxial layer is a kind of mono crystalline silicon thin film, which deposites on the surface of the polished silicon substrate by using chemical vapor deposition method. In this study, using 150 mm large size silicon polished wafer as the substrate, with epitaxial layer high uniformity was deposited. Combining with epitaxial electrical parameters by using Fourier transform infrared spectroscopy (FT-IR) and resistivity testing apparatus, the relationship between flowing field, thermal field of the planar epitaxial furnance and uniformity of thickness, resistivity was studied. Finally, the epitaxial layer with good surface quality and non-uniformity less than 1% was prepared successfully.

Si epitaxial layer; chemical vapor deposition; thickness; resistivity; uniformity; defect

10.14106/j.cnki.1001-2028.2017.03.008

TN304

A

1001-2028（2017）03-0038-04

2016-12-20

李明達(dá)

李明達(dá)（1988－），男，天津人，工程師，主要從事硅外延材料的理論和工藝研究，E-mail: limingda@tju.edu.cn。

http://kns.cnki.net/kcms/detail/51.1241.TN.20170310.1142.008.html

網(wǎng)絡(luò)出版時間：2017-03-10 11:42