輸出電壓可調的帶隙基準源的設計

陳宇石，楊孟媛，儲 琪，陳文勤，張 鵬，方玉明

(南京郵電大學 電子科學與工程學院，江蘇 南京 210023)

輸出電壓可調的帶隙基準源的設計

陳宇石，楊孟媛，儲 琪，陳文勤，張 鵬，方玉明

(南京郵電大學 電子科學與工程學院，江蘇 南京 210023)

針對傳統(tǒng)基準電壓源輸出電壓為1.25 V應用范圍較小的問題，在傳統(tǒng)帶隙基準電壓源的基礎上，通過設計一種外圍電路從而得到輸出可調的帶隙基準電壓源。用Cadence軟件在0.5 μmCMOS工藝下進行仿真，仿真結果該電路的輸出電壓達到了1.84 V，相比傳統(tǒng)模型輸出電壓提高了47.2%，從而提高了電壓源使用的靈活性。

帶隙基準電壓源；輸出電壓可調；CMOS；溫度系數

精準的帶隙基準電壓源[1-3]是模擬集成電路的主要組成，在各種ADC，DAC電路中都有廣泛的應用。然而目前的帶隙基準電壓源的輸出電壓大都維持在1.25 V，這就限制了同一個基準電壓源在不同工藝或者不同系統(tǒng)中應用的靈活性。因此，本文在基本帶隙電壓源的基礎上經過改進，增加了相應的外圍電路，設計了一個輸出電壓可調的帶隙基準電壓源。

1 帶隙基準電壓源原理分析

帶隙電壓基準的基本原理是將兩個擁有相反溫度系數的電壓以合適的權重加權，最終獲得零溫度系數[4]的基準電壓。電壓 擁有正溫度系數[5-6]，電壓擁有負溫度系數[7-8]，存在合適的權重 和 滿足

(1)

這樣就得到了具有零溫度系數的基準電壓[9-10]?；鶞孰妷旱幕颈磉_式為

VREF=αV++βV-

(2)

雙極型晶體管有兩個特性分別是：(1)雙極型晶體管的基極—發(fā)射極電壓與絕對溫度成反比；(2)在不同集電極電流下，兩個雙極型晶體管的基極—發(fā)射極電壓的差值與絕對溫度成正比。因此，雙極型晶體管可構成帶隙電壓基準的核心。

2 帶隙基準電壓源模塊化電路設計

本次設計采用0.5 μm工藝，通過增加一定的外圍電路改變了原有的電路結構，實現(xiàn)了輸出電壓可調的目的，大幅提高了基準源使用的靈活性，圖1為完整的帶隙基準電壓源電路。

圖1 輸出電壓可調的帶隙基準電壓源電路

2.1 啟動電路

帶隙基準電壓源電路存在兩個平衡點，分別為各支路電流為零的簡并偏置點和正常工作點。因此，在剛通電時電路可能因為工作在零點而不能正常工作。啟動電路[11-12]的作用主要有兩點：(1)使電路能脫離零電流點而穩(wěn)定工作；(2)在系統(tǒng)正常工作后啟動電路會斷開從而降低功耗。

這次設計啟動電路由N1，N2和P2管組成。若電路工作在零電流點，則通過N1的導通為鏡像電流源提供初始偏置電壓。當電路正常工作后又通過P2和N2組成的反相器使N1截止，這時啟動電路中無電流，電路穩(wěn)定工作且沒有額外的功耗。

2.2 運算放大器電路模塊設計

運算放大器電路[13-14]主要由一個差分放大器和一個共源放大器組成的一個兩級放大電路,如圖2所示。在第一級放大器中NA1和NA2是放大管，PA1和PA2是NA1和NA2的有源負載，NA4為恒流源偏置。此一級放大器的作用是將雙端輸入轉化為單端輸出。第二級放大器是由PA3和NA5組成的共源放大器。電容C為補償電容，作用是調整相位。運放在小信號下的總增益為兩級增益之積。

圖2 運算放大器模塊

2.3 帶隙基準核心電路

(3)

得到的基準電壓被送往輸出電壓調節(jié)模塊要根據實際需要對其進行調節(jié)。輸出電壓調節(jié)模塊[15-16]主要由運算放大器、NMOS管和相應電阻組成。該模塊的主要作用是將前一級得到的帶隙電壓轉換成電流在此基礎上再轉為電壓，這樣便可根據需要任意調節(jié)輸出的帶隙電壓。該輸出電壓主要由P7管和P8管的寬長比之比和電阻R3和R4的阻值之比調節(jié)。具體輸出電壓與輸入電壓的關系為

(4)

其中，M為P7管和P8管寬長比的比值。因此只要通過調節(jié)P7管和P8管寬長比的比值或者是電阻R3和R4的阻值便可得到想要的輸出電壓。

3 實驗仿真結果分析

本次實驗基于0.5 μm標準CMOS工藝模型，運用Cadence軟件對所設計的帶隙基準源進行仿真。

首先在頻率為1～106Hz的范圍內對該運放進行仿真，對設計的運放進行仿真仿真結果，如圖3所示。該運放的放大倍數約為104倍，3 dB帶寬為1.17 kHz。

圖3 運放仿真結果圖

在3.3 V電源電壓條件下，首先在-50～100 ℃的范圍內對于未加外圍電路的帶隙基準電壓源電路進行溫度掃描。本次仿真對5種工藝角都進行了仿真，該帶隙輸出電壓約為1.25 V，輸出電壓隨溫度的變化量為0.007 V，仿真波形如圖4所示。

圖4 基準電壓的溫度特性曲線

圖5 輸出電壓可調的基準電壓的溫度特性曲線

通過將圖4和圖5進行比較說明電壓調節(jié)模塊工作正常。因此只要根據需要調節(jié)外圍電路電阻阻值的關系或者調節(jié)兩個PMOS管的寬長比，代入式(4)進行計算便可得到需要的電壓，或反向由電壓對外圍電路具體參數進行設計。實驗結果說明，設計的外圍電路確實起到了調節(jié)輸出電壓的目的，提高了帶隙基準電壓源應用的靈活性。

4 結束語

本文在傳統(tǒng)帶隙基準電壓源的基礎上，考慮到帶隙基準電壓源的輸出電壓大都維持在1.25 V，限制了基準電壓源在不同工藝或不同系統(tǒng)中應用的靈活性。因此，本文在原電路的基礎上設計了電壓可調電路，使得輸出電壓達到了1.84 V。經過實驗發(fā)現(xiàn)此設計可大幅提高帶隙基準電壓源應用的靈活性。

[1] 李燕霞,龔敏,高博.基于0.18 μm 的無電阻無運放低功耗

帶隙基準源設計[J].電子與封裝,2015,15(1):24-27.

[2] 王會杰,王春華,何海珍,等.一種基于MOS亞閾值特性的低功耗電壓基準源[J].微電子學,2011,41(5):654-657.

[3] 孫宇,肖立伊.一種新型的CMOS亞閾值低功耗基準電壓源[J].微電子學與計算機,2012,29(6):51-56.

[4] 盛詩敏,宋志成,李威.一種基于閡值電壓的新型基準電壓源設計[J].微電子學,2014,44(3):293-296.

[5] 張宗航,趙毅強,耿俊峰.一種二階曲率補償帶隙基準電壓源[J].微電子學與計算機,2012,29(5):15-19.

[6] 陳迪平,吳旭,黃嵩人,等.一種新型高精度低壓CMOS帶隙基準電壓源[J].湖南大學學報:自然科學版,2012,39(8):48-51.

[7] 王永順,史琳,王好德.一種輸出可調CMOS帶隙基準電壓源的設計[J].半導體技術,2010,35(7):736-739.

[8] 屠莉敏,何穎,易峰.一種高電源抑制比的帶隙基準電壓源的設計[J].電子與封裝,2014,14(11):31-33.

[9] 朱歡,王向展,張馳,等.應用于模數轉換的高精度帶隙基準源[J].電子元件與材料,2012,31(11):55-58.

[10] 張東亮,曾以成,陳星燕,等.曲率補償低溫漂帶隙基準電壓源設計[J].電子元件與材料,2015,34(11):85-88.

[11] 吳蓉,鄒偉.一種輸出可調的高性能帶隙基準電壓源的設計[J].蘭州交通大學學報,2011,30(6):59-63.

[12] 楊金梅,唐禎安.采用曲率補償的高PSRR基準電壓源[J].微電子學,2009,39(1):34-37.

[13] 張津京,裴東.一種0.18μm CMOS低電壓低功耗跨導運算放大器[J].微電子學,2012,42(3):315-317.

[14] 羅鵬,龐宇.一種低噪聲高共模抑制比運算放大器的分析與設計[J].數字通信,2014,41(2):77-80.

[15] 陳琛,何樂年,嚴曉浪.一種中心值精確可調的高性能帶隙基準電壓源[J].電路與系統(tǒng)學報,2009,14(2):95-98.

[16] 來新泉,郝琦,袁冰,等.一種二階曲率補償的高精度帶隙基準電壓源[J].西安電子科技大學學報:自然科學版,2010,37(5):911-915.

Design of a Reference with Adjustable Output Voltage

CHEN Yushi，YANG Mengyuan，CHU Qi，CHEN Wenqin，ZHANG Peng，F(xiàn)ANG Yuming

(School of Electronic Science and Engineering, Nanjing University of Posts and Telecommunications, Nanjing 210023, China)

The paper is based on the problem that the output voltage of traditional reference voltage source is 1.25 V which limits application scope. The design of a peripheral circuit which is based on traditional structure can get an adjustable output. The circuit is simulated with Cadence tool and 0.5 μm CMOS model. The simulation results of the circuit output voltage is 1.84 V, which is increased by 47.2% compared with the traditional model, so as to improve the flexibility of the voltage source.

bandgap voltage reference; adjustable output; CMOS; drift coefficient

2016- 05- 03

江蘇省自然科學基金資助項目(BK20131380)；南京郵電大學大學生創(chuàng)新訓練計劃基金資助項目(XZD2015025,XYB2015519)

陳宇石(1993-)，男，本科。研究方向：微電子學。

10.16180/j.cnki.issn1007-7820.2017.03.045

TN432

A

1007-7820(2017)03-164-03