基于FPGA的多模式頻域脈沖壓縮系統(tǒng)實(shí)現(xiàn)

龔志浩， 陳章友

(武漢大學(xué)電子信息學(xué)院無線電物理學(xué)系， 湖北武漢 430072)

0 引言

合成孔徑雷達(dá)(SAR)具有高分辨率、全天候、全天時(shí)成像特點(diǎn)，在目標(biāo)識(shí)別、軍事偵察、地形測(cè)繪等眾多領(lǐng)域廣泛應(yīng)用[1-2]。環(huán)掃SAR系統(tǒng)可以實(shí)現(xiàn)360°方位成像，對(duì)重點(diǎn)區(qū)域可以實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)監(jiān)視，是直線SAR體制系統(tǒng)的一種補(bǔ)充，應(yīng)用前景良好。雷達(dá)多模式工作可以滿足用戶多種需求，本文研究環(huán)掃SAR多模式工作系統(tǒng)中距離向脈沖壓縮的FPGA實(shí)現(xiàn)。

根據(jù)軟件無線電的基本思想，中頻采樣可以實(shí)現(xiàn)更高的靈活性和更強(qiáng)的開放性，故本雷達(dá)系統(tǒng)采用中頻數(shù)字化采樣方案。對(duì)9.4～9.6 GHz的X波段回波信號(hào)通過超外差式接收體制進(jìn)行2級(jí)降頻至60 MHz中頻再轉(zhuǎn)換為數(shù)字信號(hào)處理[3]。

在環(huán)掃SAR系統(tǒng)體制下，數(shù)字信號(hào)處理板需要在天線轉(zhuǎn)臺(tái)的每一個(gè)轉(zhuǎn)動(dòng)角度的時(shí)間內(nèi)完成相應(yīng)距離向的解調(diào)，同時(shí)也有大量的數(shù)據(jù)需要進(jìn)行實(shí)時(shí)處理，所以該系統(tǒng)使用運(yùn)算量更小，滿足實(shí)時(shí)要求的頻域脈沖壓縮處理方案。高性能的FPGA(Field Programmable Gate Array)芯片可以方便地實(shí)現(xiàn)脈沖壓縮，方案設(shè)計(jì)中使用Altera公司的Cyclone系列芯片，完成雷達(dá)數(shù)字接收機(jī)距離向的信號(hào)處理[4-5]。

1 設(shè)計(jì)原理

1.1 雷達(dá)波形參數(shù)設(shè)計(jì)

雷達(dá)系統(tǒng)主要由頻率綜合器、發(fā)射機(jī)(功放模塊)、轉(zhuǎn)臺(tái)、天線、接收單元及信號(hào)處理器組成，由頻綜模塊產(chǎn)生9.39～9.43 GHz的射頻激勵(lì)信號(hào)和本振信號(hào)，其中，發(fā)射信號(hào)送往功率放大器進(jìn)行功率放大，然后通過發(fā)射天線發(fā)送到自由空間。接收天線接收來自目標(biāo)9.39～9.43 GHz回波信號(hào)，接收機(jī)的脈沖模塊將回波信號(hào)放大等處理后變頻至60 MHz的中頻信號(hào)，而后在信號(hào)處理器進(jìn)行信號(hào)處理。

設(shè)計(jì)發(fā)射波形為4種模式的脈沖體制線性調(diào)頻，根據(jù)用戶不同的需求采取不同的模式，達(dá)到理想的分辨率和探測(cè)距離等要求。

發(fā)射波形表達(dá)式為

(1)

即脈沖體制內(nèi)的線性調(diào)頻信號(hào)。式中，f0為載波頻率，K為掃頻斜率，T為工作周期。根據(jù)不同的模式有不同的脈沖寬度Tr。

1.2 匹配濾波理論

脈沖壓縮就是在發(fā)射的寬脈沖內(nèi)，采用附加的頻率或相位調(diào)制，以增加信號(hào)的時(shí)寬帶寬積。當(dāng)接收時(shí)用匹配濾波器進(jìn)行處理，這樣就將寬脈沖壓縮到1/B寬度(B為帶寬)，從而有效地解決了雷達(dá)的作用距離和距離分辨率之間的矛盾，可以在不損失雷達(dá)威力的前提下提高雷達(dá)的距離分辨率。

根據(jù)式(1)的發(fā)射信號(hào)波形，可以得到相應(yīng)時(shí)延的回波模型：

sr(t)=st(t-τ)=

(2)

通過最佳處理理論可以得出對(duì)應(yīng)的匹配函數(shù)[7-8]為

(3)

若忽略噪聲， 則濾波器輸出結(jié)果為y(t)=sr(t)*h(t)，經(jīng)過演算可得下式即脈壓結(jié)果：

(4)

式中，r=τc/2為橫坐標(biāo)距離自變量，而r′=tc/2為目標(biāo)距離，根據(jù)脈壓結(jié)果表達(dá)式可以看出其結(jié)果為sinc函數(shù)形式，且sinc函數(shù)的峰值橫坐標(biāo)為探測(cè)目標(biāo)距離。

1.3 模式參數(shù)分析

兩個(gè)目標(biāo)處于同一波束范圍內(nèi)但與雷達(dá)距離不同，二者能被雷達(dá)分辨出來的最小間距稱為距離分辨率。雷達(dá)系統(tǒng)通過發(fā)射大的時(shí)寬-帶寬積線性調(diào)頻信號(hào)，通過脈沖壓縮技術(shù)對(duì)接收到的回波進(jìn)行處理，從而實(shí)現(xiàn)距離向高分辨。距離分辨率只與發(fā)射信號(hào)帶寬有關(guān)，帶寬越大，距離分辨率數(shù)值越小，分辨率越高。

本雷達(dá)發(fā)射波形最大掃頻帶寬B=12 MHz，理想距離分辨率為

(5)

當(dāng)目標(biāo)回波延時(shí)td，如圖1所示有效帶寬降為

(6)

式中，Tr為脈沖寬度。

圖1 雷達(dá)波形

考慮了回波延時(shí)的影響后，目標(biāo)距離分辨率為

(7)

從式(7)可以計(jì)算得到雷達(dá)在不同的探測(cè)距離上有不同的距離分辨率，且距離越遠(yuǎn)，分辨率越差。表1給出了系統(tǒng)設(shè)計(jì)的模式參數(shù)。

表1 模式參數(shù)

2 頻域脈沖壓縮FPGA實(shí)現(xiàn)

2.1 系統(tǒng)結(jié)構(gòu)與MATLAB驗(yàn)證

在FPGA設(shè)計(jì)實(shí)現(xiàn)之前，為了驗(yàn)證硬件電路的可實(shí)現(xiàn)性，以及提高開發(fā)的效率和正確性，先進(jìn)行對(duì)應(yīng)MATLAB代碼的實(shí)現(xiàn)以及仿真。

首先介紹設(shè)計(jì)實(shí)現(xiàn)的主要結(jié)構(gòu)，圖2為FPGA系統(tǒng)設(shè)計(jì)框圖。虛線框左右兩側(cè)為FPGA系統(tǒng)的外圍模塊，虛線框左側(cè)是來自模擬前端的AD采集模塊得到的中頻數(shù)字信號(hào)，虛線框右側(cè)模塊則表示將脈壓輸出結(jié)果數(shù)據(jù)導(dǎo)入DSP中進(jìn)行方位向壓縮，從而實(shí)現(xiàn)數(shù)據(jù)的距離與方位解調(diào)，得到SAR的點(diǎn)目標(biāo)成像。而兩個(gè)虛線框部分則是FPGA系統(tǒng)算法處理部分，四模式雷達(dá)數(shù)字接收機(jī)的脈沖壓縮有兩大模塊：數(shù)字下變頻和匹配濾波模塊。

圖2 FPGA系統(tǒng)模塊框圖

其中，數(shù)字下變頻模塊包括了正交混頻、FIR濾波器、CIC濾波器[6]，匹配濾波模塊包括了FFT、四模式復(fù)數(shù)混頻、IFFT模塊。

接下來介紹雷達(dá)系統(tǒng)的詳細(xì)工作流程，模擬前端選擇了某一種工作模式后，將會(huì)給電路板一個(gè)模式選擇信號(hào)控制其工作，然后再根據(jù)該信號(hào)來控制FPGA內(nèi)部的濾波器參數(shù)以及對(duì)應(yīng)模式的匹配濾波函數(shù)。根據(jù)模式1的波形參數(shù)特性，在模塊輸入設(shè)計(jì)了32 768點(diǎn)的回波信號(hào)?；夭ㄐ盘?hào)為脈沖體制的線性調(diào)頻信號(hào)，帶寬為12 MHz，載波頻率為60 MHz。由于輸入回波過采樣，無法進(jìn)行如此大量數(shù)據(jù)的頻域匹配濾波，于是對(duì)其進(jìn)行下變頻處理。設(shè)計(jì)的信號(hào)采樣率為48 MHz，對(duì)載頻為60 MHz的信號(hào)進(jìn)行采樣，由于采樣對(duì)頻譜造成的周期延拓，在頻譜窗內(nèi)得到的頻譜為6～18 MHz的掃頻，以及采樣帶來其他頻帶的信號(hào)，如圖3所示。

經(jīng)過采樣后，再將信號(hào)進(jìn)行基帶搬移，采用12 MHz的數(shù)字本振，對(duì)實(shí)信號(hào)采樣的單路信號(hào)，進(jìn)行正交混頻變成I，Q兩路，此時(shí)再通過一個(gè)低通濾波器濾除混頻產(chǎn)生的高頻分量，得到基帶信號(hào)并同時(shí)消除鏡像頻率。

圖4為MATLAB仿真數(shù)字下變頻得到的結(jié)果，圖4(a)為數(shù)字下變頻前的模擬端回波信號(hào)經(jīng)過48 MHz AD采樣后的數(shù)字信號(hào)頻譜，圖4(b)為數(shù)字下變頻后得到的基帶信號(hào)頻譜。

圖3 頻帶搬移示意圖

(a)AD采集后回波頻譜

(b)基帶回波頻譜圖4數(shù)字下變頻前后信號(hào)觀察

得到基帶信號(hào)后，為了滿足硬件實(shí)現(xiàn)的要求，將處理的數(shù)據(jù)量降低，再進(jìn)行4倍抽取處理，得到基帶的采樣率為12 MHz的信號(hào)。

再經(jīng)過頻域方法的匹配濾波處理，先對(duì)基帶信號(hào)進(jìn)行FFT得到頻域信號(hào)，匹配函數(shù)進(jìn)行FFT得到其頻域信號(hào)，再將兩者進(jìn)行頻域復(fù)數(shù)乘法，最后經(jīng)過IFFT處理得到脈沖壓縮結(jié)果[7]，圖5(a)～(d)分別為模式1～4的MATLAB脈壓仿真結(jié)果。

(a)模式1

(b)模式2

(c)模式3

(d)模式4圖5脈壓仿真四模式結(jié)果對(duì)比

從圖5可以看出，模式1和模式2的4 dB主瓣尖銳，模式3和模式4主瓣則依次變寬，表明模式1和模式2分辨率相對(duì)模式3和模式4較高；另一方面，由于各模式掃頻斜率的不同，造成其旁瓣疏密不同。MATLAB結(jié)果驗(yàn)證了系統(tǒng)的正確性，下面進(jìn)行FPGA模塊搭建。

2.2 FPGA框架搭建

在MATLAB仿真驗(yàn)證之后，再進(jìn)行FPGA硬件編程。FPGA設(shè)計(jì)相比MATLAB算法驗(yàn)證，還需要考慮硬件電路的其他模塊接口以及數(shù)據(jù)流控制、資源使用等問題。其中，數(shù)字下變頻包括了模式選擇模塊、回波模擬模塊、NCO本振正交混頻模塊、FIR濾波器模塊、CIC抽取濾波器模塊。通過FPGA中的IP核調(diào)用以及各模塊的連線調(diào)試，得到正確的基帶脈內(nèi)掃頻信號(hào)，并實(shí)現(xiàn)4倍降速。

其中，F(xiàn)IR濾波器的作用是濾除正交混頻后帶來的高頻信號(hào)，以得到正確的基帶頻譜[8]。對(duì)于不同模式設(shè)計(jì)了不同參數(shù)的濾波器，即圖2中的四模

式FIR，F(xiàn)IR濾波器系數(shù)通過MATLAB中的FDA Tool生成。

2.3 基帶頻域數(shù)字脈沖壓縮

數(shù)字脈沖壓縮的實(shí)現(xiàn)方法可分為時(shí)域法和頻域法，時(shí)域法主要對(duì)接收信號(hào)作復(fù)相關(guān)運(yùn)算，在時(shí)域完成匹配濾波。時(shí)域法適合處理數(shù)據(jù)量小的脈沖壓縮，對(duì)于數(shù)據(jù)量大、實(shí)時(shí)性要求高的脈沖壓縮處理，頻域法更為適合[9-10]。在Quartus平臺(tái)下，為了完成基帶信號(hào)的匹配濾波算法，主要運(yùn)用到的是軟件內(nèi)置的FFT(IFFT)的IP核模塊、ROM模塊?；鶐盘?hào)流通過FIFO控制讀寫，將第一幀8 192點(diǎn)數(shù)據(jù)信號(hào)送進(jìn)FFT模塊中。當(dāng)一幀數(shù)據(jù)輸入結(jié)束后，經(jīng)過一段時(shí)間的FFT計(jì)算得到FFT結(jié)果，即基帶回波信號(hào)的頻譜，再根據(jù)模式選擇信號(hào)選擇對(duì)應(yīng)模式匹配函數(shù)輸出與基帶回波信號(hào)的頻譜進(jìn)行復(fù)數(shù)混頻?；祛l結(jié)果再輸入到最后一個(gè)模塊，即IFFT模塊，IFFT模塊輸出的結(jié)果就是脈沖壓縮最終結(jié)果。下面給出基帶匹配濾波Verilog實(shí)現(xiàn)的程序流程圖，如圖6所示。

圖6 基帶脈沖壓縮Verilog程序流程圖

3 FPGA系統(tǒng)仿真與測(cè)試

3.1 RTL仿真結(jié)果分析

在實(shí)現(xiàn)FPGA框架搭建實(shí)現(xiàn)后，再進(jìn)行FPGA電路的功能仿真(RTL級(jí)行為仿真)，通過testbench文件對(duì)工程進(jìn)行激勵(lì)并仿真運(yùn)行得到數(shù)據(jù)結(jié)果。圖7為通過Modelsim軟件得到的電路RTL仿真結(jié)果。設(shè)置的仿真模式為模式1，F(xiàn)FT與IFFT的點(diǎn)數(shù)為8 192點(diǎn)，點(diǎn)目標(biāo)位置為x=10 000 m。

可以看出仿真得到的脈壓結(jié)果與MATLAB仿真結(jié)果一致，信噪比較高，且峰值的位置與設(shè)定目標(biāo)位置一致。

(a)MATLAB仿真結(jié)果

(b)RTL仿真結(jié)果圖7FPGA脈壓結(jié)果信號(hào)與MATLAB仿真對(duì)比

3.2 板級(jí)測(cè)試結(jié)果分析

通過Modelsim的仿真結(jié)果可以看出，測(cè)試信號(hào)通過系統(tǒng)得到了目標(biāo)信息，下面通過Quartus平臺(tái)的工具Signal Tap II Logic Analyzer將Verilog全編譯得到的.sof文件下載到SAR系統(tǒng)信號(hào)處理板的FPGA芯片中，進(jìn)行板級(jí)仿真。

模式1通過MATLAB計(jì)算產(chǎn)生回波數(shù)據(jù)導(dǎo)入FPGA中的只讀存儲(chǔ)器ROM中的與RIGOL DG4162信號(hào)發(fā)生器產(chǎn)生的模擬回波信號(hào)，兩種回波信號(hào)方案分別進(jìn)行板級(jí)測(cè)試。測(cè)試系統(tǒng)選擇為模式1，測(cè)試回波信號(hào)同樣為模式1信號(hào)，設(shè)置的目標(biāo)x=10 000 m，帶寬為12 MHz，另外信號(hào)發(fā)生器產(chǎn)生的模擬信號(hào)需要經(jīng)過進(jìn)行AD采集模塊才得到數(shù)字信號(hào)。

圖8為Signal Tap II得到的脈壓結(jié)果，即為板級(jí)仿真的脈沖壓縮結(jié)果，圖8(a)為存儲(chǔ)器ROM模擬回波得到的脈壓結(jié)果，圖8(b)為信號(hào)發(fā)生器產(chǎn)生的模擬信號(hào)進(jìn)行AD采集得到的脈壓結(jié)果，均得到了點(diǎn)目標(biāo)x=10 000 m的距離信息。

(a)存儲(chǔ)器ROM模擬回波脈壓結(jié)果

(b)信號(hào)發(fā)生器模擬回波脈壓結(jié)果圖8板級(jí)仿真Signal Tap數(shù)據(jù)捕捉結(jié)果頻譜

從圖8(a)可以看出，存儲(chǔ)器模擬的數(shù)字回波得到的結(jié)果很接近RTL仿真結(jié)果，但是由于電路板實(shí)測(cè)原因信噪比有一定程度的損失。而圖8(b)是信號(hào)發(fā)生器模擬信號(hào)的回波得到的結(jié)果，由于回波信號(hào)來自于信號(hào)發(fā)生器則噪聲比前者更多，但信號(hào)發(fā)生器的數(shù)據(jù)更加接近實(shí)際接收回波。下面將信號(hào)發(fā)生器測(cè)試的數(shù)據(jù)對(duì)x=10 000 m的各個(gè)脈沖壓縮質(zhì)量與MATLAB仿真結(jié)果進(jìn)行對(duì)比統(tǒng)計(jì)，如表2所示，其中MAT表示MATLAB仿真結(jié)果，Sig表示Signal Tap II捕捉結(jié)果。

表2 FPGA設(shè)計(jì)模式誤差分析

從Signal Tap II捕捉結(jié)果參數(shù)看，主瓣寬度誤差很小，得到了理想的結(jié)果。

4 結(jié)束語

本文針對(duì)合成孔徑雷達(dá)系統(tǒng)距離向的點(diǎn)目標(biāo)探測(cè)，提出了一種多模式脈沖壓縮的設(shè)計(jì)方案。設(shè)計(jì)方案通過NCO數(shù)字本振、FIR濾波器、CIC濾波器等模塊完成數(shù)字下變頻，通過FFT以及ROM等模塊完成基帶信號(hào)匹配濾波。并通過RTL仿真以及板級(jí)實(shí)驗(yàn)進(jìn)行了驗(yàn)證，都滿足FPGA芯片的資源限制要求，實(shí)現(xiàn)了點(diǎn)目標(biāo)的反演并達(dá)到了理想的距離分辨率。然而，僅僅距離向的解調(diào)并沒有完成雷達(dá)系統(tǒng)的所有任務(wù)。因此，接下來的工作就在于方位向匹配濾波的實(shí)現(xiàn)，完成整個(gè)合成孔徑雷達(dá)系統(tǒng)的硬件設(shè)計(jì)。

[1]蔡永俊,張祥坤,姜景山. 調(diào)頻連續(xù)波合成孔徑雷達(dá)回波建模與信號(hào)分析[J]. 電波科學(xué)學(xué)報(bào), 2015, 30(6):1158-1162.

[2]孫兵,周蔭清,李千池,等.環(huán)掃SAR的快速聚焦成像算法[J].北京航空航天大學(xué)學(xué)報(bào), 2007, 33(7):803-806.

[3]喻黎霞,王輝,周計(jì)文. 基于軟件無線電的數(shù)字下變頻原理和實(shí)現(xiàn)[J]. 微處理機(jī), 2008, 29(4):189-191.

[4]伍小保,王冰,陶玉龍.基于FPGA多通道多帶寬多速率DDC設(shè)計(jì)[J].雷達(dá)科學(xué)與技術(shù), 2016, 14(4):403-410. WU Xiaobao, Wang Bing, TAO Yulong. Multi-Channel Multi-Bandwidth and Multi-Rate DDC Design Based on FPGA[J]. Radar Science and Technology, 2016, 14(4):403-410.(in Chinese).

[5]高西全,丁玉美.數(shù)字信號(hào)處理[M].3版.西安：西安電子科技大學(xué)出版社, 2008.

[6]關(guān)濤,朱運(yùn)航,常文革,等.數(shù)字下變頻與脈沖壓縮系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].雷達(dá)科學(xué)與技術(shù), 2010, 8(2):133-145. GUAN Tao, ZHU Yunhang, CHANG Wenge, et al. Design and Implementation of Digital Down-Conversion and Pulse Compression System[J].Radar Science and Technology, 2010, 8(2):133-145.(in Chinese)

[7]邱麗原. 線性調(diào)頻信號(hào)脈沖壓縮仿真與分析[J]. 電子科技, 2011, 24(7):117-119.

[8]黃世峰,陳章友,張?zhí)m,等. 多通道雷達(dá)數(shù)字接收機(jī)數(shù)字下變頻設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用, 2016, 42(6):46-48.

[9]蘇斌,劉暢. 基于FPGA的脈沖壓縮處理器設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子測(cè)量技術(shù), 2014, 37(7):57-61.

[10]高翠翠,林明. 線性調(diào)頻脈壓信號(hào)的旁瓣抑制方法[J]. 江蘇科技大學(xué)學(xué)報(bào)(自然科學(xué)版), 2016, 30(2):151-155.