基于DSP和CPLD的工業(yè)用三相電壓監(jiān)測系統(tǒng)設(shè)計(jì)

李 靜，劉 牮，李 彧

(上海理工大學(xué) 光電信息與計(jì)算機(jī)工程學(xué)院，上海 200093)

基于DSP和CPLD的工業(yè)用三相電壓監(jiān)測系統(tǒng)設(shè)計(jì)

李 靜，劉 牮，李 彧

(上海理工大學(xué) 光電信息與計(jì)算機(jī)工程學(xué)院，上海 200093)

現(xiàn)代工業(yè)用電環(huán)境由于負(fù)載的多變性而存在過多干擾噪聲。傳統(tǒng)的電壓監(jiān)控系統(tǒng)監(jiān)控手段單一，頻率檢測多采用硬件檢測導(dǎo)致檢測精度誤差較大。針對此現(xiàn)象設(shè)計(jì)了一種基于DSP和CPLD架構(gòu)軟硬件結(jié)合的工業(yè)用三相電壓檢測系統(tǒng)，并以高精度電流型電壓互感器作為采樣元件，利用線性擬合法計(jì)算電壓有效值及使用FFT-Rife算法計(jì)算頻率，并使用LCD作為人機(jī)交互界面。經(jīng)過測試該系統(tǒng)能實(shí)現(xiàn)高精度測量要求，且體積小、方便現(xiàn)場調(diào)試與安裝，具有一定的實(shí)用價值。

DSP；CPLD；FFT-Rife算法；線性擬合

工業(yè)設(shè)備的穩(wěn)定工作直接依賴于穩(wěn)定的電壓，實(shí)時電壓監(jiān)控應(yīng)運(yùn)而生。早先的監(jiān)控模式為純硬件電路檢測，依靠電阻采樣、比較器等模擬器件測量電壓的有效值以及頻率，常受限于器件的響應(yīng)速度、環(huán)境噪聲、溫度及采樣的精度，導(dǎo)致測量結(jié)果的不準(zhǔn)確，尤其當(dāng)電網(wǎng)中存在諧波干擾的情況下導(dǎo)致測量出現(xiàn)更大的偏差[1]。為了提高檢測精度以及避免過多使用模擬器件的情況下，設(shè)計(jì)了一種基于DSP的小型高精度工業(yè)電壓檢測系統(tǒng)，測量功能全部以軟件實(shí)現(xiàn)，同時帶有顯示界面，顯示測量的有效值與頻率。

1 電路結(jié)構(gòu)

根據(jù)頻率及有效值的計(jì)算量大的特點(diǎn)選用TMS320F28335為主芯片。使用高精度電流型互感器TV18采樣，并通過外擴(kuò)RAM增大DSP的存儲空間。電源部分使用TI的DSP專用電源芯片產(chǎn)生所需的3.3 V以及1.9 V，電壓有效值測量采用二元線性擬合算法，頻率部分采用FFT配合修正后的Rife[2]算法來測量，每一次檢測完畢后將檢測結(jié)果送至LCD顯示，整體電路組成如圖1所示。

圖1 整體電路結(jié)構(gòu)圖

1.1 電路電源

DSP內(nèi)核電源需要1.9 V，另外需要針對I/O口電平需要設(shè)計(jì)專門的電壓3.3 V電壓，目前市面上使用最多的線性穩(wěn)壓電源是類似于78XX系列的的5 V或12 V電源，不能通過簡單的分壓產(chǎn)生穩(wěn)定的電源電壓，如果通過電阻分壓產(chǎn)生3.3 V以及1.9 V的電壓，在帶載的情況下很容易因?yàn)樨?fù)載電流不穩(wěn)定導(dǎo)致分壓電阻上的電壓發(fā)生變化，嚴(yán)重時甚至影響DSP內(nèi)核工作[3]。TI針對DSP提供了一種專用電源芯片TPS767D301，該芯片為兩路低壓差輸出電壓(其中有一路可調(diào)節(jié))，產(chǎn)生3.3 V與1.9 V電壓輸出，電源整體電路如圖2所示。

圖2 電源電路

1.2 信號采樣與存儲電路

信號經(jīng)過采樣電路調(diào)理后輸入DSP的AD端口，采樣部分電路使用一級跟隨電路， TV18原邊電流與副邊電流呈1:1比例，通過電阻限流將外部轉(zhuǎn)換為1 mA電流疊加至傳感器輸入端，輸出端連接采樣電阻4 kΩ，連接運(yùn)放后接至DSP的A/D端[4]。由于使用FFT算法，數(shù)據(jù)量較大，考慮使用外部存儲器。在DSP外部擴(kuò)展一片存儲容量為256 kB的RAM芯片。外接RAM時首先選擇擴(kuò)展至DSP片外接口的哪個區(qū)域，DSP擁有3個外部接口區(qū)，ZONE0、ZONE6、ZONE7，ZONE6和ZONE7都有1M寬×16位的存儲空間，在此選擇ZONE7為外部RAM擴(kuò)展區(qū)域。DSP在讀取外部存儲器空間時首先跳轉(zhuǎn)至外部指定的地址空間，由于只在外部擴(kuò)展256 kB片外RAM，所以應(yīng)設(shè)計(jì)邏輯電路將片外RAM地址空間映射在ZONE6區(qū)域[5]，再將CMD文件中ZONE6區(qū)域的范圍修改為指定地址空間即可。

圖3 采樣電路

圖3中T3，T4和T5為TV18，運(yùn)放輸出電壓跟隨互感器的輸出電壓并起到緩沖作用，運(yùn)放輸出端接有電壓鉗位電路確保輸入到DSP的A/D端口信號不高于3.3 V。DSP外擴(kuò)RAM需要經(jīng)過邏輯電路的邏輯判斷才能讀取指定位置的數(shù)據(jù)，ZONE7的地址范圍是0x200000～0x300000，邏輯判斷電路如圖4所示。

圖4 擴(kuò)展RAM示意電路

當(dāng)DSP讀取ZONE7處的數(shù)據(jù)時將自動拉低ZONE7片選信號線，由于片外RAM只具有18位尋址范圍，所以將DSP的地址線A19也作為片外RAM的片選信號，只有A19輸出也為低電平時，與ZONE7同時為低電平，經(jīng)過74HC32相或后輸出RAMCS片選低有效信號啟動外部RAM，DSP的A0～A18地址線、D0～D15數(shù)據(jù)線和片外RAM相連，當(dāng)DSP讀取0x280000處以后的數(shù)據(jù)時啟動片外RAM[6]。同時需要對CMD文件中的ZONE7區(qū)域指定專門的存儲范圍。

1.3 CPLD以及液晶模塊

DSP工作在150 MHz主頻下，這就要求與DSP外圍對接的器件滿足快速電平變化的要求，由于LCD12864屬于低速設(shè)備，且LCD工作時要求時序嚴(yán)格，包括LCD的初始化，讀取以及寫內(nèi)部存儲空間數(shù)據(jù)，繪圖等均要求有嚴(yán)格的時序邏輯，若直接將LCD與DSP相連可能會導(dǎo)致LCD無法與DSP速度匹配，導(dǎo)致顯示故障[7]。所以針對高速設(shè)備與低速設(shè)備直接接口電路的特點(diǎn)選用3128ACPLD進(jìn)行接口邏輯判斷及時序控制，CPLD能將DSP輸出的各個IO口時序統(tǒng)一，確?？偩€上的數(shù)據(jù)同一時間發(fā)出，使LCD接受數(shù)據(jù)的時序同步，避免顯示錯誤，電路圖如圖5所示。

圖5 總線隔離與CPLD電路

使用一片總線隔離芯片74LVCH166245輸入端1～8 A與DSP的數(shù)據(jù)總線D0～D8相連，輸出端經(jīng)過隔離后與CPLD的IO口相連。CPLD的使能端受DSP控制，將CPLD的IO口約束后使得D0～D7和DB0～DB7連通，僅起到連通作用，再與LCD連接構(gòu)成顯示模塊。

2 軟件設(shè)計(jì)

2.1 頻率測試子程序

DSP外部晶振頻率為150 MHz，以定時器0來監(jiān)控采樣周期，在每個定時器定時結(jié)束時完成一次采樣。當(dāng)所監(jiān)測的信號周頻率為50 Hz時，采樣128個點(diǎn)，正負(fù)半波各64點(diǎn)采樣，采樣周期為156 μs，可保證0.04%的精度。嵌入式系統(tǒng)中對中斷的要求是快速響應(yīng)，處理程序簡單便捷，該處設(shè)計(jì)為一次性采集夠FFT所需的點(diǎn)數(shù)，采集完畢后再進(jìn)行運(yùn)算以確保實(shí)時響應(yīng)速度[8]。當(dāng)采樣頻率為6 400 Hz時采樣1 024點(diǎn)，F(xiàn)FT頻譜分辨率Ω0=fs/N=6 400/1 024=6.25 。

理論上FFT測試頻理想情況下的原理是尋找譜線中最大值所處的位置n，則所測頻率f=n×頻譜分辨率，但由于實(shí)際情況下FFT受計(jì)算點(diǎn)數(shù)以及處理器運(yùn)算能力影響，精度無法滿足要求[9]，尤其在當(dāng)有接近被測信號頻率的干擾噪聲時會導(dǎo)致測試結(jié)果偏差，通常使用Rife算法對其進(jìn)行修正，提取頻譜中幅度最大與次大的兩根譜線，引入系數(shù)r，當(dāng)次大譜線在最大譜線的左邊時，r=-1，反之則等于1，修正偏差的頻率[10]

(1)

實(shí)際頻率為

f=nΩ0+δ

(2)

頻率測試流程如圖6所示。

圖6 頻率測試流程

2.2 有效值測試子程序

有效值測量之前先要對各個測量點(diǎn)進(jìn)行標(biāo)定，標(biāo)定時要求外部無干擾無噪聲條件下測量到的數(shù)據(jù)，目的是求出較高精度的曲線擬合系數(shù)[5-6]。定標(biāo)值為90～250 V外部輸入交流電壓下所測量的傳感器輸出的交流電壓有效值，從90 V開始，每增加1 V電壓定標(biāo)一次有效值，設(shè)計(jì)兩個數(shù)組，數(shù)組1存放90～250 V數(shù)值，數(shù)組2存放數(shù)組1每個元素對應(yīng)的有效值，將數(shù)組固化到DSP的Flash中，上電后將該數(shù)組加載到DSP的片內(nèi)RAM空間中，因?yàn)镕lash中的數(shù)據(jù)與RAM空間通信時存在6個周期的延時，所以不能直接在Flash中直接查詢數(shù)組。測量有效值之前先計(jì)算二元線性擬合的系數(shù)[11]，經(jīng)過計(jì)算后的系數(shù)為6.259 956和670.792 8，之后每次采樣所得的有效值帶入該系數(shù)算出對應(yīng)的外部真實(shí)交流電壓的有效值。

有效值計(jì)算要求計(jì)算正弦信號的真有效值，將一個周波的采樣點(diǎn)數(shù)平方后求均值在開方，為加快計(jì)算速度，避免大量的乘法以運(yùn)算，將有效值所對應(yīng)的結(jié)果存儲在一個數(shù)組內(nèi)[12]，有效值測量步驟：(1)A/D采集好的數(shù)據(jù)首先存放至臨時數(shù)組，采樣點(diǎn)數(shù)為1 024點(diǎn)，計(jì)算結(jié)束后關(guān)閉定時器，關(guān)閉A/D；(2)零點(diǎn)判斷，為截取一個完整的正弦波，查詢一個周波的起始和結(jié)束點(diǎn)，通過過零比較截取完整周期點(diǎn)數(shù)，為128點(diǎn)；(3)將各個點(diǎn)求平方后再取平均值再開方，計(jì)算當(dāng)前輸入波形的有效值；(4)線性擬合計(jì)算外部真實(shí)電壓有效值。

圖7 有效值測試流程

3 數(shù)據(jù)采集

實(shí)驗(yàn)室條件下對該系統(tǒng)測試，外部輸入有效值為220 V的交流電時，實(shí)測219.811 8 V，測試過程中只接入了一路信號，使用1路A/D。使用CCS5中的圖形模塊監(jiān)控A/D采集到的電壓[13]。實(shí)測多次數(shù)據(jù)結(jié)果如表1所示。

表1 實(shí)測數(shù)據(jù)

實(shí)際測量表明，該系統(tǒng)能滿足工業(yè)用三相電的電壓和頻率的監(jiān)控測量。

4 結(jié)束語

本文設(shè)計(jì)了一種基于DSP的工業(yè)在線電壓以及頻率檢測系統(tǒng)，使用FFT算法完成頻率檢測，能達(dá)到較高的檢測精度。該系統(tǒng)利用DSP快速運(yùn)算的優(yōu)勢，利用線性擬合測量有效值，與傳統(tǒng)的頻率檢測系統(tǒng)相比具有較靈活的檢測方式，避免使用過多硬件帶來的故障隱患，同時增加LCD人機(jī)交互界面，具有一定的實(shí)用價值。

[1] 康華光,陳大欽.電子技術(shù)基礎(chǔ)模擬部分[M].6版.北京:高等教育出版社,2013.

[2] 鄧振淼,劉渝,王志忠.正弦波頻率估計(jì)的修正Rife算法[J].數(shù)據(jù)采集與處理,2006,21(4):473-477.

[3] 程佩青.數(shù)字信號處理教程[M].3版.北京:清華大學(xué)出版社,2012.

[4] 項(xiàng)正山,唐龍.基于AD采樣量化編碼體制的IFM設(shè)計(jì)[J].電子信息對抗技術(shù),2013,28(3):79-82.

[5] 嚴(yán)志強(qiáng),王雨,任開春,等.基于DSP、CPLD和單片機(jī)的高速數(shù)據(jù)采集裝置設(shè)計(jì)[J].電力自動化設(shè)備,2007,27(5):110-113.

[6] 劉偉明,杜林,司馬文霞,等.基于ARM與CPLD的電網(wǎng)過電壓采集系統(tǒng)設(shè)計(jì)[J].高壓電器,2009,45(3):36-39.

[7] 張永斌,胡金高.基于DSP的LCD顯示控制與設(shè)計(jì)[J].液晶與顯示,2011,26(5):626-630.

[8] 周慈航.嵌入式系統(tǒng)軟件中的常用算法[M].北京:北京航空大學(xué)出版社,2010.

[9] 王兆華,侯正信,蘇飛.全相位FFT頻譜分析[J].通信學(xué)報,2003,24(11):16-19.

[10] 龔岳洲,周新力,孫小東,等.一種高精度的Rife算法[J].無線電工程,2013,43(2):30-33.

[11] 李俊秀,李明旭.基于DSP電壓閃變在線檢測方法及仿真[J].工業(yè)儀表與自動化裝置,2015(5):117-120.

[12] 何菊明,王芙.實(shí)驗(yàn)數(shù)據(jù)的線性擬合及計(jì)算機(jī)處理[J].武漢工程大學(xué)學(xué)報,2008,30(1):117-119.

[13] 李全利,劉長亮.CCS上FFT運(yùn)算的實(shí)現(xiàn)[J].自動化技術(shù)應(yīng)用,2009,28(2):59-62.

Design of an Industrial Three-phase Voltage Monitoring System Based on DSP and CPLD

LI Jing，LIU Jian，LI Yu

(School of Optical-Electrical and Computer Engineering, University of Shanghai for Science and Technology, Shanghai 200093, China)

The modern industrial environment has too much interference noise due to the load variability. The traditional method of monitoring the voltage monitoring system is simple, meanwhile the detection accuracy of frequency detection is much more than that of the frequency. An industrial three-phase voltage detection system is designed based on the DSP and CPLD architecture, which combines the hardware and software, with the high precision current voltage transformer as the sampling element. The voltage effective value is calculated by linear fitting and the frequency by the FFT-Rife algorithm, using the LCD screen as man-machine interface. The system achieves the high precision measurement requirements, with small size, convenient debugging and installation site.

DSP; CPLD; FFT-Rife algorithms; linear fitting

2016- 04- 08

劉牮(1961-)，男，副教授。研究方向：電子技術(shù)及嵌入式技術(shù)應(yīng)用。李彧(1987-)，男，碩士研究生。研究方向：智能控制與檢測。

10.16180/j.cnki.issn1007-7820.2017.02.006

TN911.72

A

1007-7820(2017)02-022-04