高速1553B總線有效性測試平臺設(shè)計(jì)與實(shí)現(xiàn)

范祥輝　趙剛　王世奎　史巖　楊寒

摘 要： 由于具備較強(qiáng)的魯棒性、確定性及抗干擾能力，1553B總線被廣泛應(yīng)用于航空、航天、兵器等軍工領(lǐng)域，但其1 Mb/s的總線帶寬限制了其應(yīng)用范圍，高速1553B總線在保持原有通信協(xié)議、線纜、耦合器等基礎(chǔ)技術(shù)或設(shè)備不變的條件下，僅通過更換1553B模塊即可實(shí)現(xiàn)帶寬的成倍增長，提高了1553B總線的應(yīng)用范圍及生命力。搭建高速1553B總線有效性測試平臺，該平臺能夠?qū)崿F(xiàn)誤碼率、噪聲抑制、通信協(xié)議等內(nèi)容的自動化測試，并形成測試報(bào)告，通過該平臺驗(yàn)證了國產(chǎn)化高速1553B模塊完全符合設(shè)計(jì)要求，為高速1553B總線的工程化應(yīng)用提供了保證。

關(guān)鍵詞： 高速1553B總線； 總線控制器； 測試平臺； 信息交互

中圖分類號： TN919?34； TP39 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2017）03?0023?04

Design and implementation of validity test platform for high?speed 1553B bus

FAN Xianghui， ZHAO Gang， WANG Shikui， SHI Yan， YANG Han

（China Aeronautics Computing Technique Research Institute， Xian 710068， China）

Abstract： The 1553B bus is widely used in aviation， spaceflight， weapons and other military areas due to its strong robustness， anti?jamming capability and good determinacy， but its application range is limited by the bus bandwidth of 1 Mb/s. Under the condition that the original communication protocol， cable， coupler， and other infrastructure technologies or equipments are maintained the same， the bandwidth of the high?speed 1553B bus is enlarged manyfold by only changing the 1553B module to expand its application range and strengthen its vitality. The validity test platform of the high?speed 1553B bus was established. The platform can realize the automatic test of the bit error rate， noise suppression， communication protocols， etc.， and generate the test reports. The issue that the high?speed 1553B module is completely in conformity with the design requirement was verified with the platform， and provides a guarantee for the engineering application of the high?speed 1553B bus.

Keywords： high?speed 1553B bus； bus controller； test platform； information interaction

0 引 言

1553B總線是航空電子系統(tǒng)信息化的開端，自20世紀(jì)70年代開始，1553B就已把航空電子、車輛電子、船舶電子從硬連線點(diǎn)對點(diǎn)聯(lián)邦式結(jié)構(gòu)轉(zhuǎn)化為連網(wǎng)設(shè)計(jì)，進(jìn)而通過網(wǎng)絡(luò)使得傳感器、武器及控制系統(tǒng)能夠共享和分配關(guān)鍵信息。1553B由于其出色的魯棒性、確定性及抗干擾能力，應(yīng)用范圍廣泛，據(jù)估計(jì)，在世界范圍內(nèi)使用1553B的地方近30 000處，包括彈藥在內(nèi)使用1553B總線的終端設(shè)備[1]接近1 000 000，但1553B協(xié)議自1986年后就從未改變過，數(shù)據(jù)吞吐量仍然為1 Mb/s，難以滿足系統(tǒng)對總線高帶寬的要求，成為1553B總線應(yīng)用的瓶頸。

為了滿足系統(tǒng)對高帶寬的要求，最大程度的利用1553B總線技術(shù)、設(shè)施對原有產(chǎn)品進(jìn)行原位替代升級，同時(shí)擴(kuò)大其應(yīng)用范圍，業(yè)內(nèi)對高速1553B總線的研究越來越多。SAE制定了增強(qiáng)型1553（Enhanced Bit Rate 1553，EBR?1553）總線的協(xié)議SAE5652，提供10 Mb/s的速率，通信協(xié)議、數(shù)據(jù)編碼、物理介質(zhì)和MIL?STD?1553B基本相同，但其摒棄了傳統(tǒng)1553B的總線型拓?fù)浣Y(jié)構(gòu)，采用星型總線拓?fù)?，?shí)時(shí)性更高，每個(gè)RT不再掛接到總線，而是連接到HUB，通過HUB同總線控制器通信。EBR?1553B定義了三種模式的HUB：SPEC模式、SWITCH模式和LINK模式[2]。文獻(xiàn)[3]介紹了高速1553B IP的功能結(jié)構(gòu)以及各功能模塊的設(shè)計(jì)和實(shí)現(xiàn)，支持最大10 Mb/s的數(shù)據(jù)通信，并對IP核進(jìn)行了驗(yàn)證，將其互聯(lián)到AHB總線上，搭建基于ARM處理器的SoC驗(yàn)證平臺，并成功進(jìn)行了流片。文獻(xiàn)[4]介紹了一種自主研發(fā)、傳輸速率可達(dá)10 Mb/s的總線控制器LHB155310，并對其工程應(yīng)用的可靠性進(jìn)行了驗(yàn)證，說明其能夠滿足工程應(yīng)用需求。文獻(xiàn)[5]介紹了2M 1553B總線仿真卡的設(shè)計(jì)與實(shí)現(xiàn)，模擬了2 Mb/s速率下1553B總線系統(tǒng)中各節(jié)點(diǎn)（RT/BC）的功能和性能，驗(yàn)證了2M 1553B仿真卡滿足應(yīng)用要求。

高速1553B總線涵蓋2 Mb/s、4 Mb/s及10 Mb/s，根據(jù)其速率和特點(diǎn)在不同的應(yīng)用場景均有需求，2 Mb/s的1553B總線利用原有傳輸介質(zhì)，在不改變拓?fù)浣Y(jié)構(gòu)的條件下，達(dá)到帶寬提升一倍的目的，在原有項(xiàng)目的升級改造中占有優(yōu)勢，4 Mb/s的1553B總線仍然采用總線型，但其干線傳輸距離一般不超過50 m，在航天領(lǐng)域有所應(yīng)用，10 Mb/s 1553B總線采用星型拓?fù)浣Y(jié)構(gòu)，對原有技術(shù)繼承性較差，設(shè)備和基礎(chǔ)設(shè)施需要重新建設(shè)，在新型外掛物系統(tǒng)中有應(yīng)用需求。無論哪一種速率的高速1553B總線，均缺乏有效性測試標(biāo)準(zhǔn)及有效性測試設(shè)備，進(jìn)而影響其工程應(yīng)用范圍。本文參考1 Mb/s下的遠(yuǎn)程終端有效性測試方法，制定了《數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸高速數(shù)據(jù)總線遠(yuǎn)程終端有效性測試規(guī)范》，并研制了高速1553B總線有效性測試平臺，試驗(yàn)結(jié)果表明，該測試平臺能夠支持高速1553B板卡的有效性測試。

1 測試平臺硬件設(shè)計(jì)

按照《數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸高速數(shù)據(jù)總線遠(yuǎn)程終端有效性測試規(guī)范》要求，測試平臺應(yīng)具有兩大相對獨(dú)立的功能，需要滿足RT接口模塊有效性測試的需要，即遠(yuǎn)程終端的協(xié)議符合性檢測和遠(yuǎn)程終端的電氣性能測試。

協(xié)議符合性測試項(xiàng)包含以下內(nèi)容：指令的響應(yīng)，含指令字的響應(yīng)、RT?RT指令字對的響應(yīng)；消息間間隔，最小時(shí)間間隔、傳輸速率；錯(cuò)誤注入，包含以下錯(cuò)誤：奇校驗(yàn)、字長、雙相編碼、同步頭編碼、消息長度、數(shù)據(jù)不連續(xù)；替換指令測試；要求的方式指令，發(fā)送狀態(tài)字、發(fā)送器關(guān)閉與取消發(fā)送器關(guān)閉、復(fù)位遠(yuǎn)程終端；數(shù)據(jù)環(huán)繞；RT?RT消息錯(cuò)誤；總線切換；RT地址惟一性。

電氣性能測試項(xiàng)包含以下內(nèi)容：輸出波形的峰峰值電壓[Vpp；]輸出波形的上升、下降沿時(shí)間，含數(shù)據(jù)字、狀態(tài)字的上升、下降時(shí)間；輸出波形的過零點(diǎn)穩(wěn)定性；輸出波形的波形畸變過沖與擾動VD；輸出波形的對稱性Vr；終端輸出噪聲；輸出隔離度；電源上/下電；終端響應(yīng)時(shí)間；終端的輸入波形兼容性；終端的輸入波形上升下降沿時(shí)間；共模抑制測試；輸入阻抗測試；噪聲抑制測試。

1.1 硬件總體設(shè)計(jì)

高速1553B總線有效性測試平臺采用模塊化設(shè)計(jì)，機(jī)柜式結(jié)構(gòu)，系統(tǒng)框圖如圖1所示。測試以工控機(jī)柜作為整體結(jié)構(gòu)，集成了系統(tǒng)控制器、PCI接口任意波形發(fā)生器、PCI接口高速1553B雙通道單功能卡、適用于高速1553B遠(yuǎn)程終端有效性測試的噪聲發(fā)生器卡、高精度數(shù)字示波器、阻抗分析儀、被測設(shè)備接口載體模塊以及顯示器、鍵盤鼠標(biāo)、打印機(jī)等輸入輸出模塊。系統(tǒng)控制器作為整個(gè)系統(tǒng)的控制單元，采用可擴(kuò)展多PCI槽的工控機(jī)實(shí)現(xiàn)，通過其PCI，USB，RS 232，VGA等外圍接口，集成其他所有的功能模塊，組成一個(gè)功能完善、結(jié)構(gòu)緊湊的測試系統(tǒng)。系統(tǒng)控制器運(yùn)行自動化測試軟件，提供良好的用戶界面，實(shí)現(xiàn)所有測試項(xiàng)目的測試流程控制、算法設(shè)計(jì)等。

1.2 模塊詳細(xì)設(shè)計(jì)

高速1553B總線有效性測試平臺部分模塊選用商用產(chǎn)品：工控機(jī)柜選用圖騰AS?6837?H，系統(tǒng)控制器選用研華的4U工控機(jī)箱IPC?610，顯示器選用三星的19英寸液晶顯示器943NW，數(shù)字示波器是整個(gè)測試系統(tǒng)的核心部分，其性能直接關(guān)系到整個(gè)系統(tǒng)的性能，選用泰克高精度數(shù)字示波器DPO4034，阻抗分析儀主要用于測試高速RT的輸入阻抗，選用安捷倫的LCR表8245A，任意波形發(fā)生器模塊主要用于產(chǎn)生各種1553B數(shù)據(jù)信號，測試高速RT的輸入波形兼容性和輸入波形上升、下降沿時(shí)間，并產(chǎn)生共模抑制測試用的正弦波掃頻信號等，選用NI公司的NI PCI?5412 100 MS/s 14位任意波形發(fā)生器。自研產(chǎn)品包括PCI接口高速1553B雙通道單功能卡、噪聲發(fā)生器模塊及被測設(shè)備載體接口模塊。

1.2.1 PCI接口高速1553B模塊設(shè)計(jì)

PCI接口高速1553B雙通道單功能卡具有兩個(gè)獨(dú)立的1553B雙冗余通道，每個(gè)通道都可以仿真BC/RT/BM。模塊框圖如圖2所示，測試時(shí)可以同時(shí)模擬BC和RT，因此可以控制兩個(gè)通道分別模擬BC和RT。在設(shè)計(jì)中采用在FPGA中封BC與RT協(xié)議處理核的方式，F(xiàn)PGA作為IP核的載體，可根據(jù)測試的需要靈活定義IP核的各個(gè)功能模塊，包括產(chǎn)生各種錯(cuò)誤注入信號、定義控制器的內(nèi)部RAM大小等，滿足HRT測試的要求。并增加PCI接口電路、電源電路、高速1553B控制器電路以及高速1553B收發(fā)驅(qū)動電路等外圍輔助電路，總體設(shè)計(jì)滿足GJB289A?97《數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線》要求。在測試過程中，PCI接口高速1553B模塊的一個(gè)通道作為BC與UUT進(jìn)行通信，另一個(gè)通道作為RT，完成協(xié)議測試中與RT?RT消息相關(guān)的測試。高速1553B收發(fā)驅(qū)動模塊選用專用的高速1553B的專用收發(fā)器NHi?15765SOIC和變壓器DB?2725EX。

1.2.2 噪聲發(fā)生器卡設(shè)計(jì)

噪聲發(fā)生器卡設(shè)計(jì)包括適用于高速1553B遠(yuǎn)程終端有效性測試的噪聲發(fā)生器卡設(shè)計(jì)，系統(tǒng)框圖如圖3所示。噪聲發(fā)生器卡主要用于產(chǎn)生頻帶為1.0 kHz～8.0 MHz、有效均方根幅度為140 mV的高斯白噪聲。噪聲發(fā)生器卡主要由PCI接口模塊、噪聲產(chǎn)生控制模塊以及D/A轉(zhuǎn)換器和濾波放大模塊組成。其中PCI接口模塊和高速1553B模塊中的PCI接口模塊設(shè)計(jì)一致。噪聲產(chǎn)生控制模塊由FPGA實(shí)現(xiàn)，通過邏輯設(shè)計(jì)，F(xiàn)PGA以統(tǒng)一的時(shí)鐘速度生成高速[m]序列偽隨機(jī)碼流，再對該序列進(jìn)行有限沖擊響應(yīng)數(shù)字濾波（FIR濾波）處理，得到帶限白噪聲數(shù)字序列，同時(shí)在FPGA中實(shí)現(xiàn)直接數(shù)字綜合（DDS）算法，產(chǎn)生正弦數(shù)字序列，并與噪聲序列合成，即可得到基帶白噪聲信號序列。

1.2.3 被測設(shè)備載體接口模塊

被測設(shè)備載體接口模塊是測試儀與UUT互聯(lián)的接口模塊，提供電氣、協(xié)議、噪聲抑制測試的連接以及控制電路，根據(jù)測試流程把1553B多功能卡、噪聲發(fā)生器、示波器、阻抗測試儀等的測量輸入、輸出通道連接到UUT上。被測設(shè)備載體接口模塊包括：開關(guān)陣列及控制電路、電阻匹配電路、測量點(diǎn)切換電路、RS 232通信接口、直流供電（5 V，15 V，?15 V）接口、4路離散信號、被測設(shè)備復(fù)位信號、1553B總線電路網(wǎng)以及適配器和連接器。被測設(shè)備載體接口模塊的系統(tǒng)框圖如圖4所示。為了防止信號的串?dāng)_等不良現(xiàn)象，載體上的鏈接盡量采用PCB走線鏈接，而且用于通道切換的電子開關(guān)選用歐姆龍機(jī)械式繼電器。載體接口模塊上的連接器選用AMP的96pin PCB板連接器532433?3（公座），那么對應(yīng)適配器上選用AMP的96pin PCB板連接器535043?4（母頭）。

2 測試平臺軟件設(shè)計(jì)

高速1553B總線有效性測試平臺提供自動化測試軟件，運(yùn)行于系統(tǒng)控制器之上，提供良好的用戶界面，實(shí)現(xiàn)所有測試項(xiàng)目的測試流程控制、算法設(shè)計(jì)等。高速1553B總線有效性測試平臺系統(tǒng)軟件由協(xié)議測試軟件和電氣性能測試軟件以及設(shè)備與被測設(shè)備間的串口通信協(xié)議組成。

2.1 協(xié)議測試軟件

軟件主界面包括菜單欄、工具欄、測試進(jìn)程及結(jié)果顯示區(qū)和測試數(shù)據(jù)實(shí)時(shí)顯示區(qū)。菜單欄包括文件菜單、系統(tǒng)配置菜單、用戶管理菜單、自檢菜單以及軟件幫助菜單。工具欄設(shè)置有打開文件、系統(tǒng)配置、系統(tǒng)自檢、測試啟動、暫停測試、停止測試、系統(tǒng)幫助等功能按鈕。測試進(jìn)程及測試結(jié)果顯示區(qū)、測試數(shù)據(jù)實(shí)時(shí)顯示區(qū)屬于測試輸出顯示區(qū)，實(shí)時(shí)顯示當(dāng)前的測試項(xiàng)目、測試結(jié)果以及測試數(shù)據(jù)。主界面如圖5所示。

2.2 電氣性能測試軟件

軟件主界面包括菜單欄、工具欄、測試進(jìn)程及結(jié)果顯示區(qū)、測試波形實(shí)時(shí)顯示區(qū)、波形參數(shù)測試結(jié)果實(shí)時(shí)顯示區(qū)。菜單欄包括文件菜單、系統(tǒng)配置菜單、用戶管理菜單、波形回放菜單、自檢菜單。工具欄設(shè)置有打開文件、測試項(xiàng)目配置、波形回放分析、測試啟動、停止測試、系統(tǒng)幫助等功能按鈕。主界面如圖6所示。

2.3 設(shè)備與被測設(shè)備間的串口通信協(xié)議

為完成電氣性能、協(xié)議和噪聲抑制的全面自動化測試，在測試儀、被測設(shè)備之間通過RS 232串口進(jìn)行數(shù)據(jù)、命令通信來完成信息交互，代替原來的人工干預(yù)。RS 232的數(shù)據(jù)位8位、停止位1位、無奇偶校驗(yàn)、通信波特率為115 200 b/s。高速1553B有效性測試平臺軟件的開發(fā)主要包括：制定測試設(shè)備與被測試產(chǎn)品（UUT）之間的串口握手通信協(xié)議，主要內(nèi)容包括握手命令、板卡設(shè)置命令、消息初始化命令、RT狀態(tài)返回命令、RT環(huán)繞測試命令等。

3 結(jié) 論

依據(jù)自主編寫的《數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸高速數(shù)據(jù)總線遠(yuǎn)程終端有效性測試規(guī)范》，設(shè)計(jì)并研制了一套功能通用的高速1553B遠(yuǎn)程終端有效性測試平臺，可自動化完成對高速1553B總線遠(yuǎn)程終端（RT）的有效性測試，覆蓋電氣性能測試11項(xiàng)、協(xié)議符合性測試58項(xiàng)、噪聲抑制測試1項(xiàng)，支持信號波形存儲回放特性，硬件平臺采用模塊化設(shè)計(jì)，可組合、可配置，具備良好的人機(jī)界面，支持測試報(bào)告自動生成，能夠滿足工程化對高速1553B測試設(shè)備的需求，為高速1553B總線的工程化應(yīng)用提供了有效支持。

參考文獻(xiàn)

[1] 佚名.1553B數(shù)據(jù)總線的復(fù)蘇[J].指揮控制與仿真，2006（4）：6.

[2] 姚方圓，翟正軍，張志.增強(qiáng)型1553總線協(xié)議分析與接口卡設(shè)計(jì)[J].計(jì)算機(jī)工程，2010，36（21）：267?269.

[3] 許宏杰，田澤，袁曉軍.高速1553B IP核的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)技術(shù)與發(fā)展，2009，19（12）：154?157.

[4] 樊彬，唐藝菁，王劍峰，等.一種新型高速1553B總線控制器的應(yīng)用驗(yàn)證[J].微電子學(xué)與計(jì)算機(jī)，2014，31（5）：87?89.

[5] 淮治華，田澤，楊峰，等.2M 1553B總線仿真卡的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)技術(shù)與發(fā)展，2015，25（4）：229?232.

[6] 泮朋軍，朱浩文.基于FPGA的1553B總線接口設(shè)計(jì)與驗(yàn)證[J].現(xiàn)代電子技術(shù)，2015，38（3）：26?30.