硅基異質(zhì)集成InP毫米波通孔模型研究

陳曉艷，孫玲玲，劉 軍

(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點實驗室，浙江 杭州 310008)

硅基異質(zhì)集成InP毫米波通孔模型研究

陳曉艷，孫玲玲，劉 軍

(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點實驗室，浙江 杭州 310008)

基于硅基異質(zhì)集成InP工藝下的硅基與InP層之間的通孔結(jié)構(gòu)，得到其等效電路模型，并提出了一種直接的模型參數(shù)提取方法.在0.1～67.0 GHz的測量數(shù)據(jù)中提取得到雙通孔結(jié)構(gòu)的等效電路模型參數(shù),模型仿真和測量數(shù)據(jù)能較好地擬合，驗證了模型拓撲結(jié)構(gòu)的準確性.

異質(zhì)集成；通孔模型；參數(shù)提??；毫米波

0 引 言

隨著無線通信技術(shù)的發(fā)展，毫米波頻段集成電路受到越來越廣泛的關(guān)注.硅的禁帶寬度較窄導(dǎo)致其擊穿電壓較低，電子和空穴遷移速度在未來很難滿足晶體管的截止頻率和最大頻率不斷增加的性能需求[1].近年來，硅基異質(zhì)集成III-V族器件工藝的出現(xiàn)，實現(xiàn)了硅CMOS和III-V族器件集成于單片電路和系統(tǒng)[2].它結(jié)合了硅集成電路工藝大規(guī)模生產(chǎn)，成熟的集成電路技術(shù)積累和III-V族器件工藝高擊穿電壓、低噪聲、高電子遷移率、高頻率性能等優(yōu)勢[3]，實現(xiàn)了不同種類半導(dǎo)體技術(shù)的完美融合.

硅基異質(zhì)集成III-V族器件工藝是目前集成電路技術(shù)研究的熱點.硅基異質(zhì)集成III-V族器件的實現(xiàn)工藝目前主要分為兩類，第一類是將III-V族器件襯底打磨并通過BCB層將其與CMOS襯底連接，第二類是在硅襯底晶圓上同時集成完整的CMOS器件和III-V族器件，并通過標準的CMOS后端線實現(xiàn)互連.2009年，美國HRL實驗室研發(fā)出基于第一類工藝實現(xiàn)硅基異質(zhì)集成InP HBT芯片[4].2012年，加利福尼亞大學(xué)采用第一類工藝在硅晶圓上集成III-V族電吸收調(diào)制器和混合微環(huán)諧振器[5].2013年，美國雷神公司等生產(chǎn)出基于第二類工藝的混合信號射頻集成電路[6].2014年，美國HRL實驗室運用第一類工藝在90 nm CMOS上異質(zhì)集成InP HBT[7].2015年，比利時根特大學(xué)基于第一類工藝實現(xiàn)了硅異質(zhì)集成III-V族激光器[8].國內(nèi)一些科研機構(gòu)，已經(jīng)開始進行異質(zhì)集成相關(guān)工作的研究.從國內(nèi)外公開的文獻情況來看，已經(jīng)報道的成果多集中在對硅異質(zhì)集成III-V族器件的工藝實現(xiàn)上，很少涉及對異質(zhì)集成工藝下的模型工作的探討.

異質(zhì)集成工藝下的互連通孔連接了InP和硅頂層金屬，涉及不同的金屬材料金和鋁的連接.單一建立InP或CMOS下的通孔模型不足以支持設(shè)計仿真，所以必須結(jié)合在一起建立異質(zhì)集成工藝下的模型.精確的模型對于電路設(shè)計是必不可少的，而目前對于異質(zhì)集成模型工作的研究比較少，因此本文對于國內(nèi)某研究所的異質(zhì)集成工藝下的通孔結(jié)構(gòu)進行模型研究，并采用上述提到的第一類工藝方法實現(xiàn)，為異質(zhì)集成工藝下的模型研究工作提供一定參考.

1 通孔的物理結(jié)構(gòu)及模型

硅基異質(zhì)集成InP工藝是在標準CMOS工藝基礎(chǔ)上，將InP器件轉(zhuǎn)移到制造了CMOS電路的硅片預(yù)留空區(qū)上，并通過BCB通孔將CMOS電路與InP器件互連連接在一起，實現(xiàn)集成[8].在硅基異質(zhì)集成InP工藝中，通孔是實現(xiàn)硅片電路和InP器件/電路互連的唯一途徑.本文采用2個連接在一起的通孔結(jié)構(gòu)進行模型研究，其結(jié)構(gòu)側(cè)面示意圖如圖1所示.2個通孔由InP頂層金屬連接，兩端口引線由CMOS頂層金屬m6引出，其帶GSG測試結(jié)構(gòu)的版圖如圖2所示.在硅基異質(zhì)集成InP工藝中，將InP器件的襯底打磨掉，并將其通過BCB鍵合技術(shù)[9]，制造到成本較低的硅片上.通孔連接了InP頂層金屬和CMOS中的頂層金屬，CMOS層中材料為鋁，BCB和InP層中材料為金.

圖1 異質(zhì)集成結(jié)構(gòu)側(cè)面圖

圖2 通孔測試結(jié)構(gòu)的俯視圖

圖3 通孔模型的等效電路

根據(jù)通孔的實際物理結(jié)構(gòu)，得到毫米波頻段通孔模型的等效拓撲結(jié)構(gòu)如圖3所示.通孔所用的金屬不是理想導(dǎo)體，在實際應(yīng)用中存在寄生電阻和電感，由圖3中R和L表示.由于2個通孔之間距離較近，因此在高頻下會產(chǎn)生1個耦合電容，由圖3中2個端口G和D之間的電容C表示.在異質(zhì)集成工藝中，襯底結(jié)構(gòu)存在損耗機制，主要是通孔與襯底之間的容性耦合和時變磁場在襯底中產(chǎn)生渦流而引起的襯底損耗.圖3中Cox表示通孔與襯底之間的氧化層電容，Rsub和Csub表示損耗襯底的電磁耦合[10]，由于左右2個通孔尺寸相同，因此2個通孔與襯底之間的耦合網(wǎng)絡(luò)Cox-Rsub-Csub為對稱結(jié)構(gòu).

2 模型參數(shù)提取

通孔結(jié)構(gòu)的等效拓撲結(jié)構(gòu)已經(jīng)在圖3中描述，模型的參數(shù)可以通過其測量數(shù)據(jù)進行提取.提取方法如下：

在兩端口G,D電壓為0，測量頻率范圍為0.1～67.0 GHz的條件下，對測量S參數(shù)進行提取.首先采用開路短路方法[11]對測量S參數(shù)進行去嵌后，把S參數(shù)轉(zhuǎn)換成Y參數(shù)，則

YM=-Ymea.12,YL=Ymea.11+Ymea.12，

(1)

其中，

(2)

由式(2)得：

(3)

(4)

(5)

由式(5)可得：

(6)

(7)

通過上述提取方法，把通孔模型的參數(shù)全部提取出來.

3 模型驗證

為了驗證模型的準確性，本文將通孔的測量數(shù)據(jù)和模型仿真數(shù)據(jù)進行對比.本文中采用的雙通孔結(jié)構(gòu)的尺寸為：長度25 μm，寬度25 μm，高度5.85 μm，2個通孔的間距為15 μm，由InP頂層金屬連接，兩端口引線由CMOS頂層金屬引出.其測試結(jié)構(gòu)采用GSG測試結(jié)構(gòu)，所以也需要做InP層到CMOS頂層金屬的通孔連接，其測試結(jié)構(gòu)的版圖如圖2所示.測試所需儀器有微波探針臺Cascade Micro tech summit 1101B、半導(dǎo)體參數(shù)分析儀Agilent B1500、矢量網(wǎng)絡(luò)分析儀E8363B等.對于采用GSG測試結(jié)構(gòu)的器件，矢量網(wǎng)絡(luò)分析儀測得的數(shù)據(jù)并不單單是器件真正的行為特性，還包括了pad以及器件和pad間引線的寄生.為得到器件真實的特性，還需要對測得的數(shù)據(jù)進行去嵌處理，本文采用常用的開路短路法進行去嵌，此處不再贅述.

本文采用開路-短路法進行去嵌，通過在ICCAP中完成模型參數(shù)提取和優(yōu)化，最終得到模型擬合結(jié)果.運用上述提取方法得到提取參數(shù)結(jié)果如表1所示.經(jīng)過參數(shù)優(yōu)化處理后，得到在0.1～67.0 GHz的頻率范圍內(nèi)兩端口S參數(shù)的擬合結(jié)果，如圖4所示.

表1 模型參數(shù)提取結(jié)果

圖4 S參數(shù)實虛部擬合結(jié)果

在0.1～67.0 GHz范圍內(nèi)，S11和S21的實虛部的擬合情況已經(jīng)在圖4中展示.模型仿真結(jié)果與測量數(shù)據(jù)得到了很好的吻合，說明模型適用于該頻段內(nèi)硅基異質(zhì)集成InP工藝下的通孔結(jié)構(gòu).

4 結(jié)束語

本文對硅基異質(zhì)集成InP工藝下的通孔結(jié)構(gòu)進行分析，提出了等效模型拓撲結(jié)構(gòu).為硅基異質(zhì)集成III-V器件的模型研究提供了參考，并為異質(zhì)集成下的電路設(shè)計工作提供了模型基礎(chǔ).由于測試條件的限制，本文模型驗證數(shù)據(jù)最高頻率為67.0 GHz，在后續(xù)的工作中將進行更高頻段異質(zhì)集成工藝下無源器件的模型研究，進一步完成硅基異質(zhì)集成工藝下的模型研究工作.

[1]HUDAIT M K, CHAU R. Integrating III-V on Silicon for Future Nanoelectronics[J]. Compound Semiconductor Integrated Circuits Symposium. csic.ieee, 2008, 45(3):1-2.

[2]DUAN G H, OLIVIER S, MALHOUITRE S, et al. New Advances on Heterogeneous Integration of III-V on Silicon[J]. Journal of Lightwave Technology, 2015, 33(5):976-983.

[3]ZHANG Z, YU G, ZHANG X, et al. Studies on High-Voltage GaN-on-Si MIS-HEMTs Using LPCVD Si3N4, as Gate Dielectric and Passivation Layer[J]. Electron Devices, IEEE Transactions on,2016, 63(2):731-738.

[4]ROYTER Y, PATTERSON P R, LI J C, et al. Technology for Dense Heterogeneous Integration of InP HBTs and CMOS[C]//CS MANTECH Conference. IEEE,2009:1-4.

[5]SRINIVASAN S, LIANG D, FIORENTINO M, et al. Micro-ring resonator based electro-absorption modulators on the hybrid III-V on silicon platform[C]// 2012 Optical Interconnects Conference. IEEE, 2012:22-23.

[6]KAZIOR T E. More than Moore: III-V devices and Si CMOS get it together[C]//2013 IEEE International Electron Devices Meeting, 2013:28.5.1-28.5.4.

[7]HUSSAIN T, WHEELER D C, SHARIFI H, et al. Recent advances in monolithic integration of diverse technologies with Si CMOS[C]//Silicon Monolithic Integrated Circuits in Rf Systems (SiRF), 2014 IEEE 14th Topical Meeting on. IEEE, 2014: 1-3.

[8]GATHMAN T D, MADSEN K N, LI J C, et al. 30.8 A 30GS/s double-switching track-and-hold amplifier with 19dBm IIP3 in an InP BiCMOS technology[C]//2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). IEEE, 2014: 1-3.

[9]LIANG D, FIORENTINO M, BOWERS J E, et al. III-V-on-silicon hybrid integration, materials, devices, and applications[C]// Winter Topicals (WTM), 2011 IEEE. IEEE, 2011:151-152.

[10]LUO J, ZHANG L, WANG Y. A unified model and direct extraction methodologies of various CPWs for CMOS mm-wave applications[C]// Proceedings of the IEEE 2012 Custom Integrated Circuits Conference, 2012 IEEE,:1-4.

[11]VEENSTRA H, NOTTEN M G M, VAN GOOR D, et al. Distributed de-embedding technique for accurate on-chip passive measurements based on Open-Short structures[C]//2009 IEEE Bipolar/BiCMOS Circuits and Technology Meeting. IEEE, 2009: 91-94.

Millimeter-wave Via Modeling Based on InP Heterogeneous Integrated on Silicon

CHEN Xiaoyan, SUN Lingling, LIU Jun

(KeyLaboratoryofRFCircuitsandSystems,MinistryofEducation,HangzhouDianziUniversity,HangzhouZhejiang310008,China)

An equivalent circuit model for through InP via modeling in silicon heterogeneous integration InP technology is presented in this paper. A directly model parameter extraction method is developed. Equivalent circuit model for the double interconnected via structures is extracted base on the measured data from 0.1 GHz to 67.0 GHz. An excellent fitting result of the model simulated and measured data validated the accuracy of the modeling methodology proposed here.

heterogeneous integration; via model;parameter extraction; millimeter-wave

10.13954/j.cnki.hdu.2017.01.006

2016-08-04

陳曉艷(1991-)，女，河南南陽人，碩士研究生，射頻微電子器件建模.通信作者:劉軍副教授，E-mail: ljun77@163.com.

TN389

A

1001-9146(2017)01-0025-04