Verilog到Java在線翻譯器Verilog2Java的設(shè)計(jì)與實(shí)現(xiàn)

劉有耀 楊鵬程

(西安郵電大學(xué)研究生院 陜西 西安 710121)

Verilog到Java在線翻譯器Verilog2Java的設(shè)計(jì)與實(shí)現(xiàn)

劉有耀 楊鵬程

(西安郵電大學(xué)研究生院 陜西 西安 710121)

為實(shí)現(xiàn)Verilog語(yǔ)言的跨平臺(tái)操作，完成軟硬件之間的協(xié)同設(shè)計(jì)驗(yàn)證，提出了在線翻譯器Verilog2Java的設(shè)計(jì)思路。通過(guò)對(duì)Verilog和Java語(yǔ)言的比較，首先設(shè)計(jì)出一組從Verilog到Java的翻譯規(guī)則，然后采用B/S結(jié)構(gòu)，將已定義的規(guī)則加載到配置好的Eclipse工作環(huán)境下，再到數(shù)據(jù)庫(kù)中執(zhí)行相應(yīng)的查詢操作，最終生成功能等價(jià)的Java目標(biāo)代碼。結(jié)果表明：該翻譯器經(jīng)多次實(shí)例驗(yàn)證，可完成預(yù)期的設(shè)計(jì)功能。

Verilog Java 在線翻譯器 協(xié)同設(shè)計(jì)

0 引 言

Verilog因其具有很強(qiáng)的靈活性，語(yǔ)法簡(jiǎn)單，容易理解等優(yōu)點(diǎn)而成為目前應(yīng)用最為廣泛的硬件描述語(yǔ)言之一。而Java語(yǔ)言也因其平臺(tái)無(wú)關(guān)性和“一次編譯，隨處運(yùn)行”的特點(diǎn)逐漸成為一種系統(tǒng)設(shè)計(jì)和開(kāi)發(fā)的高級(jí)程序設(shè)計(jì)語(yǔ)言。隨著專用集成電路ASIC發(fā)展速度的加快和集成度的不斷提高，設(shè)計(jì)人員急需一種軟硬件協(xié)同設(shè)計(jì)模式來(lái)替代其繁瑣的跨平臺(tái)操作。而Verilog2Java在線翻譯器正好提供了這樣的功能。通過(guò)在Eclipse工作平臺(tái)下的配置和Tomcat服務(wù)器上的部署，把硬件語(yǔ)言描述的功能轉(zhuǎn)換為軟件實(shí)現(xiàn)的方法，再經(jīng)過(guò)預(yù)定義的翻譯規(guī)則，將軟件模塊對(duì)硬件功能的調(diào)用轉(zhuǎn)化為同種語(yǔ)言之間的相互調(diào)用，從而完成軟硬件之間的協(xié)同設(shè)計(jì)[1,2]驗(yàn)證，為Verilog語(yǔ)言的跨平臺(tái)應(yīng)用提供了一種全新的實(shí)現(xiàn)方法。

1 Verilog2Java在線翻譯器設(shè)計(jì)思路

本文所采用的B/S體系結(jié)構(gòu)主要是利用Web技術(shù)與瀏覽器JavaScript相互結(jié)合，再處理瀏覽器提出的請(qǐng)求。用戶在使用在線翻譯器軟件的過(guò)程中，只需通過(guò)瀏覽器就可隨時(shí)隨地實(shí)現(xiàn)翻譯功能。

本文的主要工作是在B/S架構(gòu)上設(shè)計(jì)一個(gè)由Verilog向Java轉(zhuǎn)換的在線翻譯器，其設(shè)計(jì)思路是通過(guò)對(duì)兩種語(yǔ)言的對(duì)比后得出的。從語(yǔ)言的語(yǔ)法特點(diǎn)上來(lái)看，兩種語(yǔ)言在許多方面都具有共性，可以將這些共性提取出來(lái)，重新定義為一種新的概念，并對(duì)這些新概念進(jìn)行數(shù)據(jù)化的表示，以保證實(shí)現(xiàn)二者之間的翻譯[3]功能。這些共性主要在以下幾個(gè)方面上體現(xiàn)：

(1) Verilog語(yǔ)言中的模塊化思想與Java中的封裝類(lèi)實(shí)現(xiàn)的功能相同。對(duì)于Verilog中的模塊，可以將其轉(zhuǎn)換為Java中的一個(gè)封裝類(lèi)來(lái)實(shí)現(xiàn)。Verilog有時(shí)在實(shí)現(xiàn)某些復(fù)雜的功能時(shí)，需要使用一個(gè)模塊去調(diào)用另一個(gè)模塊的實(shí)例元件來(lái)實(shí)現(xiàn)，轉(zhuǎn)換為Java語(yǔ)言時(shí)，就相當(dāng)于實(shí)現(xiàn)一個(gè)難度較大的方法需調(diào)用已定義的方法類(lèi)提供特定的功能來(lái)實(shí)現(xiàn)。

(2) Verilog中的任務(wù)task和函數(shù)function語(yǔ)句的實(shí)現(xiàn)在Java語(yǔ)言中可以用外部定義一個(gè)特定的方法類(lèi)來(lái)進(jìn)行具體的描述和轉(zhuǎn)換。

(3) Verilog中的行為描述語(yǔ)句如if條件語(yǔ)句，while循環(huán)語(yǔ)句和for語(yǔ)句以及case生成語(yǔ)句等，在Java中都有相似的語(yǔ)法來(lái)實(shí)現(xiàn)它們之間的轉(zhuǎn)換。

根據(jù)這些相似性，給出Verilog2Java的總體設(shè)計(jì)思路：首先將Verilog源文件經(jīng)過(guò)預(yù)處理模塊后保存到Verilog數(shù)據(jù)表中。然后再利用在線翻譯器(需事先將運(yùn)行平臺(tái)和服務(wù)器都設(shè)置完成)中預(yù)先定義好的翻譯規(guī)則，在Verilog數(shù)據(jù)表和預(yù)先定義好的Java數(shù)據(jù)表中進(jìn)行查詢，完成兩者之間的轉(zhuǎn)換，最后生成Java目標(biāo)代碼。整個(gè)Verilog2Java的設(shè)計(jì)如圖1所示。

圖1 Verilog2Java總體設(shè)計(jì)

2 Verilog2Java在線翻譯器的翻譯規(guī)則

在Verilog轉(zhuǎn)換為Java的過(guò)程中，需要事先定義Verilog元素轉(zhuǎn)換為Java語(yǔ)言的翻譯規(guī)則，下面是一些主要的翻譯規(guī)則。

2.1 模塊的調(diào)用與端口的翻譯

Verilog設(shè)計(jì)中的基本功能塊就是模塊。模塊[4]由描述接口和實(shí)現(xiàn)邏輯功能兩部分組成。模塊描述的接口即是端口，它是模塊與外界交互的界面，它代表的是模塊的輸入和輸出口名，也是與別的模塊聯(lián)系的端口的標(biāo)識(shí)?；谶@些方面，可將其轉(zhuǎn)換為Java語(yǔ)言方法，因?yàn)镴ava中的方法定義了對(duì)象提供的服務(wù)，也定義了對(duì)象與使用對(duì)象程序之間的接口。這樣做的優(yōu)勢(shì)在于可以比較自然地將Verilog定義的端口作為Java方法中的參數(shù)傳入，來(lái)實(shí)現(xiàn)翻譯的功能。當(dāng)一個(gè)模塊功能的實(shí)現(xiàn)需要調(diào)用另一個(gè)模塊來(lái)完成時(shí)，只需對(duì)該模塊的元件實(shí)例進(jìn)行調(diào)用即可。這種模塊的調(diào)用映射為Java語(yǔ)言時(shí)，可以在Java中提前定義好一個(gè)類(lèi)，當(dāng)需要使用時(shí)，另一個(gè)方法調(diào)用該事先定義好的類(lèi)即可實(shí)現(xiàn)Verilog所描述的功能。

接下來(lái)通過(guò)一個(gè)具體的實(shí)例來(lái)說(shuō)明模塊之間的轉(zhuǎn)換，如表1所示。

表1 Verilog模塊及其對(duì)應(yīng)的Java類(lèi)

從該實(shí)例中可以更加明顯看出，Verilog對(duì)于模塊的調(diào)用對(duì)應(yīng)轉(zhuǎn)換為Java中方法的調(diào)用。而Verilog中的端口列表則與Java定義的DataType類(lèi)中的參數(shù)一一對(duì)應(yīng)。

2.2 數(shù)據(jù)類(lèi)型的翻譯

Verilog中最基本的數(shù)據(jù)類(lèi)型：reg型、wire型、integer型和parameter型。在進(jìn)行轉(zhuǎn)換時(shí)，需要事先使用Java定義類(lèi)的方法在Java代碼中定義一個(gè)新的數(shù)據(jù)類(lèi)型DataType類(lèi)。該類(lèi)的主要作用是處理Verilog中所有與數(shù)值有關(guān)的語(yǔ)句。包括Verilog中各個(gè)賦值數(shù)據(jù)的當(dāng)前值CurrentValue和在賦值過(guò)程中所記錄的值HistoryValue，以及判斷某個(gè)變量是否滿足上升沿RisingEdge()或下降沿FallingEdge()條件的方法，這兩種方法均返回boolean類(lèi)型的結(jié)果。當(dāng)Verilog模塊的行為描述語(yǔ)句需要明確事件是否滿足觸發(fā)條件時(shí)，Java語(yǔ)言可以調(diào)用該類(lèi)對(duì)象的成員方法進(jìn)行相應(yīng)的翻譯去判斷，這樣做可以減小翻譯出現(xiàn)的錯(cuò)誤率，方便之后的校正。

2.3 結(jié)構(gòu)說(shuō)明語(yǔ)句的翻譯

Verilog中主要包括4種結(jié)構(gòu)說(shuō)明語(yǔ)句：initial、always、task和function。initial和always語(yǔ)句在程序運(yùn)行時(shí)就開(kāi)始執(zhí)行。每個(gè)initial語(yǔ)句代碼只運(yùn)行一次，其表現(xiàn)形式為initial……，將其翻譯為Java語(yǔ)句時(shí)，只需給變量賦初值即可。而always語(yǔ)句則是只要滿足觸發(fā)條件就不斷地重復(fù)進(jìn)行，直到模塊運(yùn)行結(jié)束。其表現(xiàn)形式為always @(事件表達(dá)式)begin……end，將其翻譯為Java語(yǔ)言時(shí)，需要用到Java語(yǔ)言中的if語(yǔ)句來(lái)判斷其觸發(fā)條件是否成立，若成立，則繼續(xù)執(zhí)行下面的語(yǔ)句。而begin……end中的數(shù)據(jù)在翻譯時(shí)就需要比較變量的當(dāng)前值和歷史所記錄的值。上一次賦值后所保存的值存放于歷史記錄值HistoryValue中，而變量當(dāng)前的值則存放于CurrentValue中。每當(dāng)語(yǔ)句執(zhí)行結(jié)束后，需將每個(gè)變量的當(dāng)前值CurrentValue賦給各自的歷史值HistoryValue，此時(shí)可以在DataType類(lèi)中新添加一個(gè)成員類(lèi)的方法FinalNumber()，該方法返回的是void類(lèi)型。其中的事件表達(dá)式可以調(diào)用數(shù)據(jù)類(lèi)型翻譯時(shí)定義的DataType類(lèi)中的上升沿RisingEdge()方法和下降沿FallingEdge()方法來(lái)實(shí)現(xiàn)。接下來(lái)通過(guò)一個(gè)實(shí)例來(lái)具體地闡述這兩種說(shuō)明語(yǔ)句塊的翻譯。如表2所示。

表2 initial語(yǔ)句和always語(yǔ)句對(duì)應(yīng)的翻譯方法

task和function語(yǔ)句分別用來(lái)對(duì)任務(wù)和函數(shù)進(jìn)行定義，當(dāng)編寫(xiě)一個(gè)較大的程序模塊代碼時(shí)，往往需要將其分解為許多較小的任務(wù)和函數(shù)來(lái)進(jìn)行編寫(xiě)和調(diào)試。在翻譯為Java語(yǔ)言時(shí)，可以首先定義一個(gè)外部的方法類(lèi)Method，當(dāng)Verilog需要某項(xiàng)功能翻譯為Java語(yǔ)言時(shí)，可以直接調(diào)用Method類(lèi)中定義的內(nèi)容來(lái)實(shí)現(xiàn)我們所要的功能，這樣方便代碼的重構(gòu)。

2.4 過(guò)程賦值語(yǔ)句的翻譯

Verilog包括兩種類(lèi)型的過(guò)程賦值語(yǔ)句：非阻塞賦值和阻塞賦值[5]。

(1) 非阻塞賦值語(yǔ)句(如y <= x)

非阻塞的賦值方式在Verilog語(yǔ)句塊中使用時(shí)，上面語(yǔ)句所賦的變量值不能立即就為下面的語(yǔ)句所用；塊結(jié)束后才能完成這次賦值操作，而所賦的變量值是上一次賦值所得到的。非阻塞賦值的最大特點(diǎn)在于語(yǔ)句執(zhí)行的并行性，可以有效地避免競(jìng)爭(zhēng)現(xiàn)象的發(fā)生。針對(duì)此特點(diǎn)，在翻譯為Java代碼時(shí)，可以將等號(hào)右邊變量的歷史記錄值HistoryValue賦給左邊變量的當(dāng)前值CurrentValue，因?yàn)闅v史記錄的值中保存的正是上一個(gè)時(shí)鐘周期該變量的值。具體的實(shí)例如表3所示。

表3 非阻塞賦值語(yǔ)句的翻譯

從表3中可以看出，對(duì)于非阻塞賦值，由于代碼的執(zhí)行方式是并行的，因此，每次執(zhí)行完成后，z的值是上一個(gè)時(shí)鐘周期時(shí)y的值。

(2) 阻塞賦值語(yǔ)句(如y = x)

對(duì)于阻塞賦值語(yǔ)句，在該語(yǔ)句執(zhí)行結(jié)束時(shí)，y的值就會(huì)立刻變?yōu)閤所表示的值。當(dāng)翻譯為Java語(yǔ)言時(shí)，只需將等號(hào)右邊變量的當(dāng)前值賦給等號(hào)左邊的變量，然后再調(diào)用FinalNumber()方法將各個(gè)變量的當(dāng)前值保存起來(lái)即可。具體的轉(zhuǎn)換如表4所示。

表4 阻塞賦值語(yǔ)句的轉(zhuǎn)換實(shí)例

從表4中可以看出，這種賦值方式是立即執(zhí)行的，也就是說(shuō)在執(zhí)行下一條語(yǔ)句時(shí)，y的值已和x的值保持一致，即在同一個(gè)時(shí)鐘周期內(nèi)，兩個(gè)變量的值可能是相同的。

2.5 行為描述語(yǔ)句的翻譯

行為描述語(yǔ)句中的條件語(yǔ)句用于根據(jù)某個(gè)條件來(lái)確定是否執(zhí)行其后的語(yǔ)句，關(guān)鍵字if和else用于表示條件語(yǔ)句。執(zhí)行過(guò)程為：首先判斷其條件表達(dá)式是否成立，再根據(jù)成立與否判斷執(zhí)行哪一條語(yǔ)句。在翻譯為Java語(yǔ)言時(shí)，比較簡(jiǎn)單，只需在判斷條件處做一些微小的改動(dòng)即可。Verilog的循環(huán)語(yǔ)句while和for語(yǔ)句的執(zhí)行過(guò)程和Java語(yǔ)言執(zhí)行此功能的代碼相同，翻譯時(shí)可直接翻譯。而對(duì)于case生成語(yǔ)句，它的執(zhí)行過(guò)程為：首先計(jì)算條件表達(dá)式的值，然后按照順序?qū)⑺透鱾€(gè)候選項(xiàng)進(jìn)行比較：若等于第一個(gè)候選項(xiàng)，則執(zhí)行其對(duì)應(yīng)的語(yǔ)句，若和全部候選項(xiàng)都不相等，則執(zhí)行default語(yǔ)句。而將其翻譯為Java語(yǔ)句時(shí)，需要用到switch(表達(dá)式){case子句}，switch語(yǔ)句計(jì)算初始表達(dá)式的值，并將其值和每個(gè)case子句中表達(dá)式的值進(jìn)行匹配。程序?qū)?zhí)行匹配的case子句中的語(yǔ)句塊。如果沒(méi)有匹配的case子句，程序?qū)?zhí)行可選的default(默認(rèn))子句。表5展示了行為描述語(yǔ)句的具體翻譯過(guò)程。

表5 行為描述語(yǔ)句的翻譯

3 開(kāi)發(fā)平臺(tái)及具體實(shí)現(xiàn)

本文采用Eclipse與Dreamweaver8的相互作用進(jìn)行頁(yè)面的設(shè)計(jì)開(kāi)發(fā)。Web服務(wù)器的操作系統(tǒng)為Windows Server 2003、用Tomcat6.0作為Java的運(yùn)行環(huán)境和對(duì)外提供Web服務(wù)，用SQL Server 2005作為數(shù)據(jù)庫(kù)[6]服務(wù)。

在線翻譯頁(yè)面的設(shè)計(jì)中有兩個(gè)文本域TextArea，上面的文本域用于輸入待翻譯的句子，輸入內(nèi)容的格式為Verilog文件形式。下面的文本域用于顯示服務(wù)器的翻譯結(jié)果，當(dāng)點(diǎn)擊在線翻譯按鈕時(shí)，去數(shù)據(jù)庫(kù)中查詢相關(guān)的信息，進(jìn)行翻譯。然后將翻譯之后的結(jié)果顯示出來(lái)。

數(shù)據(jù)庫(kù)SQL Server中有兩個(gè)數(shù)據(jù)表，一個(gè)是存儲(chǔ)Verilog數(shù)據(jù)表，由于Verilog語(yǔ)言具有自己的語(yǔ)法特點(diǎn)[7]，不可能把Verilog的所有模塊以及語(yǔ)法格式都翻譯成Java。所以首先在Verilog的預(yù)處理模塊中，對(duì)Verilog某些不可翻譯的語(yǔ)法成分做一些細(xì)微的改變，進(jìn)而對(duì)翻譯器的實(shí)現(xiàn)進(jìn)行了簡(jiǎn)化。然后將改動(dòng)后的部分添加到Verilog數(shù)據(jù)表中。對(duì)于Verilog中的一些專用元素，Java中沒(méi)有元素能夠與其相對(duì)應(yīng)，必須設(shè)計(jì)另一個(gè)預(yù)先設(shè)計(jì)好的Java數(shù)據(jù)表。

下面來(lái)詳細(xì)的分析其執(zhí)行過(guò)程[8]：

用戶登錄到Verilog2Java在線翻譯器的頁(yè)面中，按照Verilog的語(yǔ)法規(guī)則輸入要翻譯的內(nèi)容,然后點(diǎn)擊翻譯按鈕將請(qǐng)求發(fā)送到Tomcat服務(wù)器端，服務(wù)器根據(jù)資源的配置文件web.xml對(duì)接受到的請(qǐng)求進(jìn)行深入的分析，再根據(jù)配置文件中的信息：

index.html

about.html

login.jsp

可知提交的請(qǐng)求是將Verilog轉(zhuǎn)換為Java語(yǔ)言，然后調(diào)用服務(wù)層servlet中的com.ypc.servlet.Translator執(zhí)行該請(qǐng)求。在Translator中的public void doPost(HttpServletRequest request,HttpServletResponse response) throws ServletException, IOException{}方法中獲得頁(yè)面中輸入的全部信息；然后創(chuàng)建實(shí)現(xiàn)翻譯的會(huì)話層接口TranslatorDao與數(shù)據(jù)庫(kù)進(jìn)行連接，之后調(diào)用public void search(String id, String name)方法執(zhí)行查詢操作；最終經(jīng)過(guò)兩個(gè)數(shù)據(jù)表的比較之后，對(duì)數(shù)據(jù)庫(kù)進(jìn)行更新操作，調(diào)用數(shù)據(jù)庫(kù)實(shí)現(xiàn)層com.ypc.dao.implement的public int update(String sqls)方法來(lái)實(shí)現(xiàn)，之后調(diào)用Translator類(lèi)中的方法將更新之后的數(shù)據(jù)顯示在頁(yè)面上。

4 設(shè)計(jì)實(shí)例

一個(gè)在Verilog2Java在線翻譯器平臺(tái)上運(yùn)行的四位脈動(dòng)進(jìn)位計(jì)數(shù)器的Verilog源代碼描述以及翻譯之后的Java目標(biāo)代碼的顯示實(shí)例，如圖2所示。

圖2 設(shè)計(jì)實(shí)例展示

經(jīng)過(guò)Verilog2Java翻譯器部署在Tomcat 6.0服務(wù)器上的驗(yàn)證，可以看出基本符合文中所定義的翻譯規(guī)則，從而驗(yàn)證了Verilog2Java在線翻譯器的可實(shí)現(xiàn)性和正確性。

5 結(jié) 語(yǔ)

本文介紹了以Java為目標(biāo)語(yǔ)言的Verilog2Java的在線翻譯器，通過(guò)比較Verilog和Java語(yǔ)法的差別和共同點(diǎn)，有針對(duì)性地設(shè)計(jì)翻譯模式。在轉(zhuǎn)換的過(guò)程中，充分利用Java對(duì)象來(lái)封裝Verilog程序中的一些信息。Verilog2Java翻譯器采用B/S結(jié)構(gòu)、Java EE架構(gòu)和SQL數(shù)據(jù)存儲(chǔ)技術(shù)，在Eclipse配置的環(huán)境下結(jié)合Tomcat服務(wù)器完成了一個(gè)基礎(chǔ)的功能模塊，經(jīng)過(guò)多次測(cè)試，運(yùn)行基本正常，運(yùn)行結(jié)果也基本符合所定義的規(guī)律。接下來(lái)的工作是，實(shí)現(xiàn)Verilog和Java之間的相互翻譯，并且充分利用Java語(yǔ)言的特點(diǎn)，使得Verilog2Java在線翻譯器性能更加穩(wěn)定。

[1] 周海芳, 陳虎, 楊學(xué)軍. 嵌入式系統(tǒng)軟硬件聯(lián)合設(shè)計(jì)方法研究[J]. 計(jì)算機(jī)工程與科學(xué), 2001, 23(6):98-101.

[2] Ohana E, Luca C. RTL modeling and simulation using JAVA[C]//2012 13th International Conference on Optimization of Electrical and Electronic Equipment, 2012:1253-1258.

[3] 張紅艷, 李茵茵, 蔡潔云. KRL到Java翻譯器KtoJ的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)應(yīng)用與軟件, 2011, 28(8):184-186.

[4] 安健, 吳悅, 楊洪斌, 等. Verilog到VHDL翻譯器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 計(jì)算機(jī)工程與設(shè)計(jì), 2005, 26(10):2695-2697.

[5] 董鑫, 宋國(guó)新. Verilog到Java翻譯器VtoJ的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)與數(shù)字工程, 2005, 33(7):100-103.

[6] 考持坤. 基于J2EE的Web數(shù)據(jù)庫(kù)應(yīng)用技術(shù)[D].南京：南京理工大學(xué), 2004.

[7] 胡燕翔. Verilog語(yǔ)義的ASM表示方法研究[J].計(jì)算機(jī)工程, 2006, 32(21):1-2,21.

[8] 尼瑪扎西. 漢藏在線翻譯多媒體電子詞典設(shè)計(jì)研究與實(shí)現(xiàn)[D].拉薩：西藏大學(xué),2008.

DESIGN AND REALIZATION OF VERILOG2JAVA ONLINE TRANSLATOR THAT TRANSLATES FROM VERILOG TO JAVA

Liu Youyao Yang Pengcheng

(GraduateSchoolofXi’anUniversityofPostsandTelecommunications,Xi’an710121,Shaanxi,China)

A design thinking that translates from Verilog to Java is proposed to achieve cross-platform operation of Verilog language and complete collaborative design and verification between hardware and software. By comparing the similarities between Verilog and Java language, a set of conversion rules for the translation from Verilog to Java is designed. Then the B/S structure is adopted to load the defined rules to configure Eclipse working environment, and then execute the search operation in the database. Finally, a functional equivalent of the Java language is generated. The results show that the translator is able to complete the expected design function.

Verilog Java Online translator Collaborative design

2015-12-10。劉有耀，副教授，主研領(lǐng)域：專用集成電路設(shè)計(jì)。楊鵬程，碩士生。

TP311

A

10.3969/j.issn.1000-386x.2017.01.019