適用于1553總線協(xié)議的內(nèi)建自測試實現(xiàn)

印　琴，朱曉宇，于宗光，蔡潔明

（中國電子科技集團(tuán)公司第58研究所，無錫214035）

·大規(guī)模集成電路設(shè)計、制造與應(yīng)用·

適用于1553總線協(xié)議的內(nèi)建自測試實現(xiàn)

印琴，朱曉宇，于宗光，蔡潔明

（中國電子科技集團(tuán)公司第58研究所，無錫214035）

提出了一種適用于1553總線協(xié)議的內(nèi)建自測試實現(xiàn)方法。該方法在傳統(tǒng)協(xié)議處理器基礎(chǔ)上，增加了用于存儲測試向量的ROM、自測試邏輯電路及測試寄存器，能實現(xiàn)1553總線協(xié)議處理器的協(xié)議邏輯自測試、編解碼自測試、RAM自測試，并將測試結(jié)果存儲到內(nèi)建自測試狀態(tài)寄存器1CH中，用戶通過訪問該寄存器可以隨時了解當(dāng)前自測試的狀態(tài)或結(jié)果。采用理論結(jié)合仿真的方法分析了協(xié)議處理器的自測試響應(yīng)，仿真結(jié)果表明該協(xié)議處理器實現(xiàn)了內(nèi)建自測試功能，內(nèi)建自測試結(jié)果說明1553協(xié)議處理器的協(xié)議邏輯和RAM的讀寫功能均正常。該測試方法有效提高了測試覆蓋率，降低了電路測試程序開發(fā)的難度。

1553總線；內(nèi)建自測試；協(xié)議邏輯；編解碼；RAM自測試；覆蓋率

1　引　言

隨著集成電路設(shè)計方法與工藝技術(shù)的不斷進(jìn)步，單個芯片實現(xiàn)的功能越來越復(fù)雜，集成電路的可測性問題越來越受到重視［1－2］?？蓽y性設(shè)計中的內(nèi)建自測試通過在芯片內(nèi)部集成少量邏輯電路實現(xiàn)對整個芯片的測試。它的基本思想是由電路生成測試向量或預(yù)先將測試向量植入內(nèi)部電路中，并依靠自身邏輯來判斷測試［3－4］。1553數(shù)據(jù)總線因其高可靠性等諸多優(yōu)點被廣泛應(yīng)用于航空、航天等多個領(lǐng)域。在上一代1553B系列產(chǎn)品的協(xié)議處理器中，雖然預(yù)留了部分用于自測試的寄存器，但測試向量還需要由外部CPU輸入，繁重的工作量嚴(yán)重影響了產(chǎn)品的測試效率。為了解決這一問題，設(shè)計實現(xiàn)了一種無需從外部施加測試向量的內(nèi)建自測試方法。

2　協(xié)議處理器自測試實現(xiàn)原理

1553協(xié)議處理器的內(nèi)建自測試屬于離線自測試，即只有當(dāng)協(xié)議處理器未處理消息時，才能啟動自測試，其實現(xiàn)原理框圖如圖1所示。

圖1　1553協(xié)議處理器內(nèi)建自測試實現(xiàn)原理框圖

實現(xiàn)內(nèi)建自測試需要在芯片內(nèi)部增加的電路主要有三部分：測試控制器、向量生成器、響應(yīng)分析器［5－8］。一般通過測試控制器啟動被測電路進(jìn)入BIST模式，從而啟動向量生成器，將預(yù)先設(shè)計好的各種測試向量施加給1553協(xié)議處理器，響應(yīng)分析器捕捉電路各測試狀態(tài)的反饋，將其與預(yù)定的測試向量做比較，分析記錄測試結(jié)果。協(xié)議處理器中的自測試共分為兩大部分，分別是4K×16大小的RAM自測試和協(xié)議自測試。其中協(xié)議自測試又具體細(xì)分為寄存器測試、編解碼測試、協(xié)議邏輯測試。自測試的類型選擇由自測試控制器在啟動時通過對相應(yīng)寄存器的配置實現(xiàn)。

3　協(xié)議處理器自測試啟動

協(xié)議處理器的內(nèi)建自測試啟動有兩種方式，分別是上電自啟和通過啟動／復(fù)位寄存器啟動。其中上電自啟只啟動協(xié)議邏輯自測試，RAM自測試在上電后不會自啟，需要在一定的條件下通過對寄存器03H的配置啟動RAM自測試。

上電自啟的協(xié)議邏輯測試期間，對寄存器／RAM進(jìn)行的任何讀寫操作都會受到影響，所以在此期間，一旦進(jìn)行了讀寫操作，會導(dǎo)致上電協(xié)議自測試中斷，并且數(shù)據(jù)也不會正常的寫入或讀出。1553協(xié)議處理器中用于啟動自測試的是一個地址為03H的啟動／復(fù)位寄存器。當(dāng)協(xié)議處理器工作在BC模式時，查看配置寄存器＃1的第1位BC FRAME IN PROCESS可以確定BC是否在處理消息，如果該位置“0”，表示BC空閑，協(xié)議處理器將響應(yīng)自測試控制器發(fā)出的自測試命令，進(jìn)入自測試模式。同樣，當(dāng)協(xié)議處理器工作在RT／MT模式時，也是通過相應(yīng)的判斷方法在確認(rèn)其空閑時才能成功啟動自測試命令。

啟動／復(fù)位寄存器（03H）中每一位的具體描述如表1所示。可以通過該寄存器的第7位發(fā)起協(xié)議自測試，通過第9位發(fā)起RAM自測試。第10位用來清除自測試寄存器，自測試寄存器中記錄了測試結(jié)果，所以在啟動新的測試時，一般要將該寄存器置為初始狀態(tài)，以便記錄當(dāng)前發(fā)起的自測試結(jié)果。

表1　啟動／復(fù)位寄存器

4　協(xié)議處理器的測試向量生成器

如前所述，協(xié)議處理器的測試分為兩類，RAM自測試和協(xié)議自測試。對于RAM自測試，其測試向量生成器是由簡單的邏輯電路產(chǎn)生兩種測試碼實現(xiàn)的。兩種測試碼分別是：寫入的數(shù)據(jù)＝當(dāng)前地址、寫入的數(shù)據(jù)＝當(dāng)前地址取反。而協(xié)議處理器的測試向量生成器是嵌在協(xié)議芯片內(nèi)部的一塊大小為4K×24的只讀存儲器ROM。完成所有的協(xié)議測試需要輸入的測試向量大約為4000條，該4000條測試向量是參照DDC公開發(fā)表的1553協(xié)議測試碼開發(fā)完成的，按照DDC的官方說法，其測試覆蓋率可以達(dá)到99%。設(shè)計電路時，將所有測試向量預(yù)先存儲在該只讀存儲器ROM中，啟動測試后，將測試向量在控制信號的控制下寫入被測試電路，開始測試。

ROM測試向量定義如圖2所示。ROM中定義的測試向量一共有24位，從高到低依次是讀／寫、存儲器／寄存器、存儲器／寄存器地址的低六位、數(shù)據(jù)位。讀／寫位置“0”，表明測試向量正寫入寄存器或存儲器，置“1”表明數(shù)據(jù)正從寄存器或存儲器中讀出并與ROM中標(biāo)準(zhǔn)的數(shù)據(jù)向量進(jìn)行比較。存儲器／寄存器位表明測試向量正寫入或讀出寄存器還是存儲器，若該位置“0”則表示寫入或讀出的對象是寄存器，反之則為存儲器。存儲器／寄存器地址的低六位占據(jù)了ROM測試向量的第16至21位，其高10位地址存儲在寄存器3EH中。ROM測試向量中的最后16位數(shù)據(jù)是向被測試寄存器／存儲器寫入的測試向量，或是與從被測試寄存器／存儲器中讀出結(jié)果進(jìn)行比較的標(biāo)準(zhǔn)值。

圖2　ROM測試向量定義圖

5　協(xié)議處理器測試流程

當(dāng)啟動／復(fù)位寄存器的位9置“1”時，電路啟動RAM自測試。RAM自測試主要完成全片4K×16位RAM空間的寫入與讀出比較。在RAM自測邏輯的控制下，RAM測試向量生成器產(chǎn)生的測試碼依次寫入RAM各地址中，寫入工作完成后再順序?qū)⒏鞯刂分械臄?shù)據(jù)讀出，并與原寫入數(shù)據(jù)進(jìn)行比較。測試結(jié)果將體現(xiàn)在寄存器1CH對應(yīng)的數(shù)據(jù)位中。RAM自測試是一種破壞性測試，原來存儲在RAM中的數(shù)據(jù)將被測試數(shù)據(jù)覆蓋，不可恢復(fù)。RAM自測試流程如圖3所示。

當(dāng)啟動／復(fù)位寄存器的位7置“1”，且同時滿足其他啟動條件時，電路啟動協(xié)議邏輯自測試。協(xié)議邏輯自測試主要完成協(xié)議處理器中寄存器、曼徹斯特編碼器、曼徹斯特解碼器、1553協(xié)議邏輯的全面測試。測試啟動后，從測試向量生成器ROM中取出測試向量寫入?yún)f(xié)議處理器電路，電路產(chǎn)生的測試響應(yīng)會被存儲在相應(yīng)的寄存器或存儲器中，將響應(yīng)結(jié)果取出并與測試向量中的結(jié)果進(jìn)行比對，比對結(jié)果將反應(yīng)到寄存器1CH對應(yīng)的數(shù)據(jù)位中。自測試設(shè)計時將協(xié)議處理器中的7個非配置寄存器用作測試寄存器，這些測試寄存器記錄了測試狀態(tài)，如果測試不通過，測試寄存器的相應(yīng)位會被鎖存，用來標(biāo)記第一次發(fā)生錯誤時測試向量的讀寫狀態(tài)、寄存器錯誤還是存儲器錯誤、自測試ROM的地址值、寄存器／存儲器地址、寄存器／存儲器數(shù)據(jù)。通過查看測試寄存器中的數(shù)據(jù)即可定位到協(xié)議處理器中發(fā)生錯誤的點，實施改進(jìn)措施。協(xié)議邏輯自測試流程如圖4所示。

圖3　RAM自測試流程圖

圖4　協(xié)議邏輯自測試流程圖

6　協(xié)議處理器自測試響應(yīng)分析

無論是RAM自測試還是協(xié)議自測試，其測試結(jié)果都會記錄在內(nèi)建自測試狀態(tài)寄存器1CH中，用戶可以隨時通過讀取該寄存器的值得到當(dāng)前自測試的狀態(tài)及結(jié)果。1CH中各個位的定義有協(xié)議內(nèi)建自測試完成、協(xié)議內(nèi)建自測試進(jìn)行中、協(xié)議內(nèi)建自測試通過、協(xié)議內(nèi)建自測試取消、RAM內(nèi)建自測試完成、RAM內(nèi)建自測試進(jìn)行中、RAM內(nèi)建自測試通過。寄存器1CH的描述如表2所示。

以內(nèi)建自測試完成為例對寄存器各位的描述做簡單功能介紹。協(xié)議內(nèi)建自測試完成后，1CH寄存器的最高位會置“1”，用戶讀取1CH值將得到的是8000H。通過啟動／復(fù)位寄存器的第10位清除自測試寄存器或啟動下一次協(xié)議內(nèi)建自測試，該位可以復(fù)位，否則該位將一直保持為置“1”的狀態(tài)。用戶可隨時通過讀取內(nèi)建自測試狀態(tài)寄存器1CH的當(dāng)前值，查看到當(dāng)前自測試的狀態(tài)。對設(shè)計實現(xiàn)的帶內(nèi)建自測試功能的協(xié)議處理器做以下幾個功能仿真，以便能從仿真結(jié)果中直接明了的說明寄存器1CH所反映的自測試狀態(tài)。

表2　內(nèi)建自測試狀態(tài)寄存器（1CH）

首先對協(xié)議自測試進(jìn)行兩個時間點的仿真，第一個時間點的功能仿真如下：在20MHz的時鐘頻率下，協(xié)議處理器硬件復(fù)位啟動后大約500μs之后，對寄存器1CH進(jìn)行讀操作。理論上分析，協(xié)議邏輯自測試時，完成一個測試向量寫入及比較的時間為8個時鐘周期，4000條測試向量需要8×4000＝32000個時鐘周期，則在20MHz時鐘條件下完成自測試需要的時間為1．6ms，所以在自測試開始500μs后，協(xié)議內(nèi)建自測試應(yīng)該還處在進(jìn)行階段。該仿真得到如圖5所示，由波形圖可知，自測試后500μs時寄存器1CH的值為4800H，對應(yīng)的寄存器1CH中的第14位和第11位置“1”，其余位置“0”，表明協(xié)議內(nèi)建自測試正在進(jìn)行中，與理論分析相符。

第二個時間點的功能仿真如下：在20MHz的時鐘頻率下，協(xié)議處理器硬件復(fù)位啟動后大約1．8ms之后，對寄存器1CH進(jìn)行讀操作。理論分析可知，1．8ms之后，協(xié)議內(nèi)建自測試應(yīng)該完成。得到的協(xié)議自測試仿真波形見圖6，由波形圖可知，自測試1．8ms之后寄存器1CH的值為A800H，對應(yīng)的寄存器1CH中的第15位、第13位及第11位置“1”，其余位置“0”，表明協(xié)議內(nèi)建自測試完成且通過，從而證明了協(xié)議處理器內(nèi)部協(xié)議邏輯正確。

圖5　協(xié)議自測試仿真波形a

圖6　協(xié)議自測試仿真波形b

接著對RAM自測試進(jìn)行功能仿真。對RAM自測試的仿真操作如下：在協(xié)議上電自測試完成后，向寄存器03H中寫入0400H，先將寄存器1CH清零，再向寄存器03H中寫入0200H，發(fā)起RAM自測試。RAM內(nèi)建自測試設(shè)計時，將一個地址寫入時間設(shè)為3個時鐘周期，一個地址的讀出時間設(shè)為2個時鐘周期，完成全地址的寫入讀出需要4K×5個時鐘周期，兩種測試碼共需4K×5×2＝40960個時鐘周期。所以第一種RAM自測試仿真是在啟動RAM自測試大概20000個時鐘周期時讀取1CH內(nèi)的值，仿真波形圖如圖7所示。由波形圖可知，此時讀取到的1CH的值為0040H，對應(yīng)的寄存器1CH中的第6位置“1”，其余位置“0”，表明RAM內(nèi)建測試正在進(jìn)行，與理論預(yù)期的仿真結(jié)果相符。

圖7　RAM自測試仿真波形a

第二種RAM自測試仿真是在啟動RAM自測試大概41000個時鐘周期時讀取1CH內(nèi)的值，仿真波形圖如圖8所示。由波形圖可知，此時讀取到的1CH的值為00A0H，對應(yīng)的寄存器1CH中的第7位和第5位置“1”，其余位置“0”，表明RAM內(nèi)建自測試完成且通過，從而證明了協(xié)議處理器內(nèi)部RAM邏輯能正確的完成讀寫功能。

圖8　RAM自測試仿真波形b

7　結(jié)束語

闡述了適用于1553總線的內(nèi)建自測試實現(xiàn)原理、自測試的啟動、自測試的向量生成器及測試流程，其中測試向量生成器ROM中預(yù)先存儲的4000條測試向量使得測試覆蓋率達(dá)到了99%，有效減輕了測試工作量，提高了測試效率，最后通過理論結(jié)合仿真分析了協(xié)議處理器的自測試響應(yīng)。從仿真結(jié)果上說明了協(xié)議內(nèi)建自測試的實現(xiàn)，并通過了協(xié)議內(nèi)建自測試仿真，測試實現(xiàn)了1553協(xié)議處理器的協(xié)議邏輯和RAM的讀寫功能。

［1］魏淑華，禚永．基于內(nèi)建自測試的測試向量生成方法［J］．電腦與電信，2014，20（6）：44－46．Wei Shuhua，Zhuo Yong．Test Vector Generation Methods Based on BIST［J］．Computer＆Telecommunication，2014，20（6）：44－46．

［2］路思安，史崢，嚴(yán)曉浪．面向系統(tǒng)芯片的可測性設(shè)計［J］．微電子學(xué)，2001，31（6）：440－442．Lu Sian，Shi Zheng，Yan Xiaolang．SOC－Oriented Design for Testability［J］．Microelectronics，2001，31（6）：440－442．

［3］廖寅龍，田澤，趙強，劉敏俠．軟件與MBIST協(xié)同的片內(nèi)SRAM測試方法研究［J］．計算機(jī)技術(shù)與發(fā)展，2015，25（6）：155－161．Liao Yinlong，Tian Ze，Zhao Qiang，Liu Minxia．Research on SRAM Testing Integrated in SoC of Software and MBIST［J］．Computer Technology and Development，2015，25（6）：155－161．

［4］桂江華，錢黎明，申柏泉，等．SOC中的MBIST設(shè)計［J］．電子與封裝，2011，11（1）：26－28．Gui Jianghua，Qian Liming，Shen Baiquan，et al．The MBIST Architecture for SOC［J］．Electronics＆Package，2011，11（1）：26－28．

［5］涂吉，王子龍，李立?。瓸IST測試激勵的聚類壓縮方法［J］．計算機(jī)輔助設(shè)計與圖形學(xué)學(xué)報，2014，26（6）：983－990．Tu JI，Wang Zilong，Li Lijian．Clustering Compression of Test Pattern for BIST［J］．Journal of Computer－Aided Design＆Computer Graphics，2014，26（6）：983－990．

［6］孟覺，樊曉光，鄔蒙，等．芯片級BIST控制器的設(shè)計與實現(xiàn)［J］．計算機(jī)工程，2011，37（21）：238－251．Meng Jue，F(xiàn)an Xiaoguang，Wu Meng，et al．Design and Implementation of Chip－level BIST Controller［J］．Computer Engineering，2011，37（21）：238－251．

［7］段軍棋．基于邊界掃描的測試算法和BIST設(shè)計技術(shù)研究［D］．成都：電子科技大學(xué)，2004．Duan Junqi．Study Design Technology on DFT and BIST［D］．Chengdu：University of Electronic Science and Technology of China，2004．

［8］Tehranipour M H，Navabi Z．An Efficient BIST Method for Testing of Embedded SRAMs［C］．／／Proc．of IEEE InternationalSymposiumonCircuitsandSystems．Sydney，Australia：IEEE Computer Society Press，2001．

Built－in Self Test Realization for 1553 Bus Protocol

Yin Qin，Zhu Xiaoyu，Yu Zongguang，Cai Jieming
（No．58 Research Institute of China Electronics Technology Group Corporation，Wuxi 214035，China）

This paper proposes a method of realizing build－in self test for 1553 bus protocol．On basis of traditional protocol processor，ROM for store test vector，self test logic circuit and test registers are added to complete protocol logic self test，CODEC self test and RAM self test，and store the test results into the build－in self test register 1CH so as to get the state or results of current self test by accessing the register 1CH at any time．The results of the theory analysis and the simulation show that the function of build－in self test is achieved by this protocol processor，and the test results indicate that the protocol logic circuit and read－write ability of RAM are correct．The test method improves the test fraction of coverage effectively and reduces the difficulty of exploiting circuit test procedures．

1553 bus；Build－in self test；Protocol logic；CODEC；RAM self test；Fraction of coverage

10．3969／j．issn．1002－2279．2016．05．001

TN492

A

1002－2279（2016）05－0001－05

印琴（1989－），女，江蘇省泰興人，碩士，助理工程師，主研方向：數(shù)字集成電路設(shè)計。

于宗光（1964－），男，山東濰坊人，博士，教授，博士生導(dǎo)師，主研方向：集成電路設(shè)計開發(fā)。

2016－04－26