基于VPX架構(gòu)的測控通信綜合測試系統(tǒng)設(shè)計

張德智，曾星星，劉建妥，劉　冬

（中國運載火箭技術(shù)研究院　研究發(fā)展中心，北京　100076）

基于VPX架構(gòu)的測控通信綜合測試系統(tǒng)設(shè)計

張德智，曾星星，劉建妥，劉冬

（中國運載火箭技術(shù)研究院研究發(fā)展中心，北京100076）

針對傳統(tǒng)測控通信系統(tǒng)測試設(shè)備種類多、數(shù)量大、設(shè)備間連接關(guān)系復(fù)雜，難以滿足當(dāng)前型號任務(wù)快速、通用、集成的測試需求，提出了一種基于VPX總線架構(gòu)的測控通信綜合測試系統(tǒng)；系統(tǒng)將以往型號測試采用的前端設(shè)備、變頻設(shè)備、基帶設(shè)備綜合集成，以VPX板卡形式集成到一臺機箱，利用背板高速串行總線替代傳統(tǒng)設(shè)備間電纜，顯著簡化了系統(tǒng)組成，提高測試設(shè)備通用性。

VPX總線；測控通信；綜合測試

0　引言

近年來，國內(nèi)飛行器地面測試系統(tǒng)已經(jīng)基本實現(xiàn)了由分立式架構(gòu)向基于總線的集成式架構(gòu)轉(zhuǎn)變，但總線形式多采用PCI、CPCI、VME等并行總線，隨著各模塊芯片和電路板的密度越來越大，信息交換速度要求越來越快，傳統(tǒng)的共享并行總線的系統(tǒng)架構(gòu)逐漸成為系統(tǒng)性能提高的主要瓶頸［1］。

首先高性能的處理器芯片需要更高的總線帶寬的支持，而傳統(tǒng)的共享并行總線結(jié)構(gòu)已難以滿足節(jié)點持續(xù)增長的高運算量的需求。其次并行總線的同步傳輸結(jié)構(gòu)在傳輸過程中易產(chǎn)生誤碼，當(dāng)總線上的節(jié)點隨著處理任務(wù)發(fā)生變化時將導(dǎo)致總線容性負載變化，造成信號波形的失真，當(dāng)總線工作頻率超過133 MHz時，總線上支持的負載數(shù)量很難超過兩個［2］。再者當(dāng)前并行總線普遍存在背板電源功耗不足，考慮到目前微處理器的快速發(fā)展，多核、多處理器技術(shù)也在不斷成熟，功耗限制同樣成為主要瓶頸［3］。

高速串行總線技術(shù)成為下一代計算機總線的主要發(fā)展方向。VPX就是基于高速串行總線的新一代總線標(biāo)準(zhǔn)，采用以交換為核心的串行通信結(jié)構(gòu)使得傳輸帶寬得到了很大的提升，遵守了通用的歐式板卡的尺寸標(biāo)準(zhǔn)可與CPCI接口兼容，總線可提供更大的功率容量，可在復(fù)雜惡劣環(huán)境下可靠工作。綜上本文測試系統(tǒng)采用VPX總線架構(gòu)設(shè)計。

1　測試系統(tǒng)頂層設(shè)計

測控通信綜合測試系統(tǒng)組成如圖1所示，測試系統(tǒng)由綜合處理設(shè)備、測試天線及前端網(wǎng)絡(luò)、地面監(jiān)控終端計算機、測試電纜網(wǎng)組成。系統(tǒng)可接入地面總控網(wǎng)，進入總體測發(fā)控流程?？赏ㄟ^分插、地測實現(xiàn)對飛行器測控系統(tǒng)的有線測試。

測試天線及前端網(wǎng)絡(luò)實現(xiàn)與飛行器測控通信系統(tǒng)的無線信號收發(fā)。測試天線集成LNA，降低電纜及后端測試設(shè)備的噪聲影響。前端網(wǎng)絡(luò)具備饋電接口，可對LNA供電，網(wǎng)絡(luò)內(nèi)部具備可調(diào)衰減功能，可實現(xiàn)信號電平的自動、手動調(diào)節(jié)。地面監(jiān)控計算機運行測控數(shù)據(jù)處理軟件，具有測試任務(wù)調(diào)度控制、飛行器上遙測參數(shù)解析、上行指令及注入數(shù)據(jù)生成、綜合處理設(shè)備狀態(tài)監(jiān)測與遠程配置等功能。

綜合處理設(shè)備作為測試系統(tǒng)核心，以先進的VPX總線架構(gòu)和高性能硬件平臺為基礎(chǔ)，采用12槽6U結(jié)構(gòu)，由操作系統(tǒng)、接口控制、測控信號處理、數(shù)傳信號處理、變頻、存儲、時鐘參考等功能模塊組成。設(shè)備采用標(biāo)準(zhǔn)化的VPX總線，實現(xiàn)各單元模塊標(biāo)準(zhǔn)化互聯(lián)設(shè)計，預(yù)留了足夠的升級空間，可提高系統(tǒng)架構(gòu)的擴展能力和后續(xù)升級能力。

圖1　綜合測試系統(tǒng)框架

2　綜合處理設(shè)備詳細設(shè)計

2.1上位機通信

操作系統(tǒng)模塊運行主控軟件，完成綜合處理設(shè)備與地面監(jiān)控計算機、測試總體網(wǎng)等上位機的通信功能。主控軟件提供人機交互界面，具備參數(shù)配置、圖形化顯示、數(shù)據(jù)記錄、日志生成、本地或遠程控制等功能?？上蛏衔粰C或總控網(wǎng)發(fā)送飛行器遙測、數(shù)傳數(shù)據(jù)，并接收遙控指令及注入數(shù)據(jù)，是綜合處理設(shè)備對總控網(wǎng)絡(luò)的數(shù)據(jù)交換端口。

操作系統(tǒng)模塊通過VPX的千兆以太網(wǎng)與接口控制模塊進行數(shù)據(jù)交互，將主控軟件的設(shè)置參數(shù)傳遞給接口控制模塊，由后者通過I2C總線設(shè)置各板卡參數(shù)；接收接口控制模塊送來的飛行器遙測、數(shù)傳、外測數(shù)據(jù)，并發(fā)送上行指令及注入數(shù)據(jù)。

操作系統(tǒng)模塊基于VITA系列規(guī)范，采用Intel CoreTM i7二代處理器，QM67芯片組以及ATI E6760獨立顯卡等為主要芯片的6UVPX單板處理器模塊。

主控模塊的主要技術(shù)指標(biāo)：

1）主處理器：板載1片Core I7-2655LE二代處理器，工作主頻2.2 GHz；

2）芯片組：移動式英特爾QM67高速芯片組；

3）內(nèi)存：板載雙通道DDR3設(shè)計，支持ECC功能，內(nèi)存容量8 GB；

4）Radeon E6760顯示芯片，最大分辨率1 920×1 200（頻率60 Hz）；

5）4路10/100/1 000 M網(wǎng)絡(luò)；

6）支持AC97板載聲卡；

7）板載硬盤容量：1TB。

2.2有線測試及參數(shù)設(shè)置

綜合處理設(shè)備的對外有線測試接口及各模塊參數(shù)配置由接口控制模塊實現(xiàn)。通過VPX總線的千兆以太網(wǎng)接口，接收操作系統(tǒng)板卡送來的參數(shù)配置信息、測試任務(wù)調(diào)度、上行遙控數(shù)據(jù)。接口控制模塊將飛行器遙測、數(shù)傳數(shù)據(jù)、各模塊板卡工作狀態(tài)打包匯總，通過千兆以太網(wǎng)傳輸至操作系統(tǒng)板卡。

鑒于設(shè)備參數(shù)配置指令、工作狀態(tài)信息數(shù)據(jù)傳輸速率較低，接口控制模塊通過I2C總線 （接口控制模塊作為主節(jié)點，其余板卡作為從節(jié)點）完成對其余板卡的參數(shù)配置和工作狀態(tài)獲取。

為了解決高速數(shù)傳數(shù)據(jù)可靠傳輸?shù)膯栴}，接口控制模塊通過PCIe總線接收數(shù)傳信號處理板卡的數(shù)傳數(shù)據(jù)以及測控處理板卡的遙測遙控數(shù)據(jù)，最大傳輸速率不低于2.5 Gbps。遙控、遙測數(shù)據(jù)在接口控制模塊進行數(shù)據(jù)編幀、同步，數(shù)傳數(shù)據(jù)幀同步在數(shù)傳信號處理卡進行。

接口控制模塊采用雙FPGA架構(gòu)，F(xiàn)PGA1采用XC4VLX110，與MCU結(jié)合共同完成I2C總線通信控制、設(shè)備工作狀態(tài)匯總、有線測試指令生成、測試數(shù)據(jù)匯總。FPGA2采用XC5 VFX100T，自帶PowerPC硬核主頻550 MHz，具有以太網(wǎng)、PCIe等內(nèi)核資源，實現(xiàn)以太網(wǎng)協(xié)議解析、數(shù)傳高速數(shù)據(jù)通信等高速數(shù)據(jù)處理，以及遙測解幀、遙控組幀等幀格式處理，并與FPGA1進行數(shù)據(jù)交互，如圖2所示。

2.3測控功能實現(xiàn)

測控功能由時鐘參考模塊、中頻處理模塊、變頻模塊、測控信號處理模塊4個模塊共同完成，如圖3所示。

圖2　有線測試及參數(shù)配置原理

圖3　測控功能實現(xiàn)原理

時鐘參考模塊提供高穩(wěn)定度的10 M Hz參考源至變頻模塊、中頻處理模塊、測控信號處理模塊，提供統(tǒng)一的時鐘參考，實現(xiàn)飛行器外測測距、測速功能。變頻模塊可提供2上、2下兩個變頻通道，輸入、輸出信號可設(shè)置，信道帶寬支持300 MHz，提高信號適應(yīng)性。

中頻處理模塊完成輸入信號的AGC控制與預(yù)選濾波、串并轉(zhuǎn)換功能。模塊攜帶兩塊FMC子卡，提供兩個雙通道500 Msps采樣率、12 bit的ADC芯片，以及兩個500Msps采樣率、16 bit DAC芯片。采樣信號在XC6VLX240T內(nèi)進行預(yù)處理，預(yù)處理后數(shù)據(jù)通過VPX的SRIO總線高速輸出至信號處理模塊。

DA轉(zhuǎn)換信號數(shù)據(jù)吞吐率為16×0.5×2=16 Gbps，模塊間只能通過背板中的4lanes串行數(shù)據(jù)鏈路進行互聯(lián)。傳輸協(xié)議采用FPGA支持的AURORA協(xié)議，傳輸效率達90%以上，每個lane支持傳輸速率3.125 Gbps，8個lane可實現(xiàn)25 Gbps信號傳輸，考慮8 B/10 B編碼開銷和協(xié)議效率，則有效傳輸速率為25×0.8×0.9=18 Gbps，可滿足傳輸要求。同理AD采樣信號也需要8個lane進行傳輸。

測控信號處理模塊采用雙FPGA+雙DSP架構(gòu)，使用CPS1432進行器件間高速信息交換。FPGA采用XC6VLX240T，DSP選用TMS320C6678，具有極強的信號處理能力，可實現(xiàn)4獨立物理通道、6獨立邏輯通道的收發(fā)信號同時處理。模塊支持擴跳頻、非相干擴頻、相干擴頻、USB測控等體制，可滿足當(dāng)前主流型號的測控測試需求。模塊使用PCIe總線完成遙測數(shù)據(jù)、遙控數(shù)據(jù)原碼與接口控制模塊的交互，由接口控制模塊進行數(shù)據(jù)幀協(xié)議解析。

2.4數(shù)傳存儲功能實現(xiàn)

數(shù)傳存儲功能由存儲模塊、變頻模塊、數(shù)傳信號處理模塊3個模塊共同完成，如圖4所示。變頻模塊可提供1上、1下兩個變頻通道，輸入、輸出信號點頻可設(shè)置，信道帶寬最大支持1.5 GHz，可滿足高速數(shù)傳需求。

圖4　數(shù)傳功能實現(xiàn)原理

數(shù)傳信號處理模塊采用雙FPGA+DSP架構(gòu)，攜帶兩塊FMC子卡，提供1路2.5 Gsps雙通道采樣精度8 bit的ADC芯片，以及1路1000 Msps采樣率16 bitDAC芯片?？蓪崿F(xiàn)2物理通道的數(shù)傳收發(fā)信號同時處理。模塊支持QPSK、OQPSK、16QAM、GMSK等數(shù)傳體制，可滿足當(dāng)前主流型號的數(shù)傳測試需求。模塊具備數(shù)傳幀協(xié)議解析功能，使用PCIe總線完成數(shù)傳數(shù)據(jù)與接口控制模塊的交互。

存儲模塊支持數(shù)據(jù)存儲與回放功能，采用雙FPGA+DSP架構(gòu)，攜帶FLASH存儲陣列，最大存儲容量2 TB，具備外接磁盤陣列接口，利于存儲容量拓展。

3　結(jié)構(gòu)設(shè)計

綜合處理設(shè)備結(jié)構(gòu)上采用定制的可支持6U板卡12槽位機箱。風(fēng)機設(shè)計于機箱右側(cè)，對設(shè)備抽風(fēng)散熱，機箱兩側(cè)有通風(fēng)孔，配合機箱內(nèi)風(fēng)道設(shè)計，保證模塊和電源的散熱。維修時，各模塊可插拔，便于維護。機箱采用加固骨架與輕質(zhì)外殼配合，兩側(cè)有提手底部安裝橡膠減震撐腳，便于攜帶和移動。

4　試驗結(jié)果與分析

綜合處理設(shè)備經(jīng)過24 h拷機測試，各通道模塊性能指標(biāo)均符合設(shè)計要求，接收遙測幀計數(shù)、數(shù)傳幀計數(shù)連續(xù)，未發(fā)現(xiàn)丟幀現(xiàn)象。數(shù)傳存儲容量最大達到1.8 TB，數(shù)據(jù)讀取寫入正常，無異常延時現(xiàn)象。設(shè)備經(jīng)過3 000 km等效三級公路運輸考核，運輸測試后設(shè)備加電工作正常，抗力學(xué)環(huán)境滿足要求；50℃高溫試驗連續(xù)工作8 h，設(shè)備指標(biāo)與常溫?zé)o明顯變化，各模塊工作正常。

5　結(jié)論

基于VPX總線架構(gòu)的測控通信綜合測試系統(tǒng)，采用通用、模塊化設(shè)計，由多塊6U高性能處理模塊組成了高性能計算機系統(tǒng)，同時采用風(fēng)冷技術(shù)保證了計算機性能的實現(xiàn)?；赩PX總線架構(gòu)的測控通信綜合測試系統(tǒng)已經(jīng)成功應(yīng)用于某型號測控系統(tǒng)測試，在應(yīng)用過程中性能穩(wěn)定、效果良好。

［1］鄭東衛(wèi)，陳矛，羅丁利.VPX總線的技術(shù)規(guī)范及應(yīng)用［J］.火控雷達技術(shù).2009，12 （4），73-77

［2］富勒（Fuller，S.（美））等著，王勇等譯.Ra-pid IO嵌入式系統(tǒng)互連［M］.北京：電子工業(yè)出版社，2006.

［3］包利民，潘奇.VPX總線技術(shù)及其實現(xiàn)［J］.電子機械工程，2012，4（2），57-60.

［4］廖興文.基于的數(shù)據(jù)處理平臺方案［D］.成都：電子科技大學(xué)，2010.

Design of TT&C Measurement Based on VPX Architecture

Zhang Dezhi，Zeng Xingxing，Liu Jiantuo，Liu Dong
（Research and Development Center，China Academy of Launch Vehicle Technology，Beijing100076，China）

In view of the complexity of the types of testing equipment，the large number of equipments and the complexity of the equipment，it is difficult to meet the requirements of the current model tasks，and the testing system based on VPX bus architecture is proposed. System will be used in the previous model of the front-end equipment，frequency conversion equipment，integrated baseband equipment，to the form of VPX board integrated into a chassis，the use of high-speed serial bus to replace the traditional cable，a significant simplification of the system composition，improve the test equipment general.

VPX bus；TT&C；measurement

1671-4598（2016）05-0053-02

10.16526/j.cnki.11-4762/tp.2016.05.016

TP311

A

2015-11-07；

2015-12-08。

張德智（1985年-），男，工程師，主要從事中國運載火箭技術(shù)方向的研究。