一種基于FPGA的頻域脈沖壓縮處理器的實(shí)現(xiàn)

顧 峰，戴 健

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

?

一種基于FPGA的頻域脈沖壓縮處理器的實(shí)現(xiàn)

顧 峰，戴 健

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

針對(duì)某搜索雷達(dá)波束個(gè)數(shù)多、碼型種類多的特點(diǎn)，設(shè)計(jì)了一種基于現(xiàn)場現(xiàn)場可編程門陣列(FPGA)的頻域脈沖壓縮處理模塊。其中的快速傅里葉變換(FFT)/逆快速傅里葉變換(IFFT)使用流結(jié)構(gòu)，同時(shí)為了減少量化誤差的影響，F(xiàn)FT采用塊浮點(diǎn)運(yùn)算。模塊使用外部雙倍速率(DDR)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)緩存脈壓前的數(shù)字波束形成(DBF)數(shù)據(jù)、脈沖壓縮系數(shù)。文章還對(duì)正斜率和負(fù)斜率調(diào)頻信號(hào)所對(duì)應(yīng)脈壓系數(shù)的關(guān)系進(jìn)行了推導(dǎo)，結(jié)果使得脈壓系數(shù)的存儲(chǔ)空間減少了一半。

現(xiàn)場現(xiàn)場可編程門陣列；脈沖壓縮；快速傅里葉變換；塊浮點(diǎn)；頻域

0 引 言

脈沖壓縮技術(shù)在現(xiàn)代雷達(dá)中被廣泛采用。脈沖壓縮雷達(dá)發(fā)射時(shí)采用寬脈沖調(diào)制信號(hào)以提高發(fā)射的平均功率，保證足夠大的作用距離；而接收時(shí)采用相應(yīng)的脈沖壓縮算法獲得窄脈沖，以提高距離分辨率。脈壓技術(shù)較好地解決了雷達(dá)作用距離與距離分辨率之間的矛盾，而且壓縮是對(duì)已知信號(hào)做處理，所以脈壓技術(shù)抗干擾能力也較強(qiáng)[1]。

近年來隨著高性能現(xiàn)場可編程門陣列(FPGA)的出現(xiàn)，由于其具有高度并行性處理、流水線處理、低功耗等優(yōu)勢，使用FPGA進(jìn)行雷達(dá)信號(hào)處理成為一種普遍現(xiàn)象。此外，F(xiàn)PGA有豐富的IP核，這些知識(shí)產(chǎn)權(quán)核可以大大簡化FPGA的設(shè)計(jì)，加速設(shè)計(jì)速度，縮短研發(fā)周期。

本文針對(duì)某搜索雷達(dá)波束個(gè)數(shù)多、碼型種類多的特點(diǎn)，設(shè)計(jì)了一種基于FPGA的頻域脈沖壓縮處理器，該處理器具有設(shè)計(jì)靈活，調(diào)試方便，可擴(kuò)展性強(qiáng)的特點(diǎn)。

1 脈沖壓縮處理技術(shù)

數(shù)字脈沖壓縮的實(shí)現(xiàn)方式有2種: 一是時(shí)域卷積法；二是頻域乘積法。

時(shí)域脈沖壓縮的過程是通過對(duì)接收信號(hào)s(n)與匹配濾波器脈沖響應(yīng)h(n)求卷積的方法實(shí)現(xiàn)的:

(1)

式中：N為匹配濾波器沖激長度。

根據(jù)匹配濾波理論：

(2)

即匹配濾波器是輸入信號(hào)的共軛鏡像。

由傅里葉變換的性質(zhì)可知，時(shí)域卷積相當(dāng)于頻域相乘，因此，式(1)可以采用快速傅里葉變換(FFT)及反變換(IFFT)在頻域內(nèi)實(shí)現(xiàn)。用公式表示為:

y(n)=IFFT[S(W)*H(W)]=

IFFT[FFT(s(n))*FFT(h(n))]

(3)

一般情況下，對(duì)于大時(shí)寬帶寬積信號(hào)，用頻域脈壓較好；對(duì)于小時(shí)寬帶寬積信號(hào)，用時(shí)域脈壓較好[2]。本文中脈沖壓縮處理器即是基于頻域法實(shí)現(xiàn)的，其原理框圖如圖1所示。

圖1 頻域脈壓原理圖

2 系統(tǒng)硬件平臺(tái)

該脈沖壓縮處理器用于某相控陣搜索雷達(dá)的信號(hào)處理部分。該雷達(dá)在陣面上完成數(shù)字波束形成(DBF)，通過光纖將DBF數(shù)據(jù)發(fā)送給信號(hào)處理機(jī)，要求在信號(hào)處理機(jī)中完成脈沖壓縮、動(dòng)目標(biāo)檢測等處理，并將處理結(jié)果發(fā)送給PowerPC進(jìn)行數(shù)據(jù)處理。其硬件結(jié)構(gòu)如圖2所示。

圖2 硬件平臺(tái)示意圖

系統(tǒng)的硬件主要由光電轉(zhuǎn)換模塊、雙倍速率(DDR)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)存儲(chǔ)器、FPGA、PowerPC組成。DBF分機(jī)通過2根光纖將DBF數(shù)據(jù)發(fā)送給信號(hào)處理分機(jī)，傳輸協(xié)議為Aurora幀格式。1個(gè)PRT的數(shù)據(jù)組成1幀數(shù)據(jù)，1幀數(shù)據(jù)由固定長度的處理模式參數(shù)(包含DBF數(shù)據(jù)長度、波束數(shù)、碼型、處理模式等信息)和可變長度的DBF數(shù)據(jù)組成。該雷達(dá)在1個(gè)脈沖重復(fù)時(shí)間(PRT)內(nèi)同時(shí)形成16個(gè)波束，波束的數(shù)據(jù)率為10 MHz，數(shù)據(jù)位寬為32 bit，雷達(dá)根據(jù)工作模式的不同，使用不同的PRT及不同的碼型，一個(gè)PRT內(nèi)(一個(gè)波束的)DBF數(shù)據(jù)的長度最大為7 500個(gè)。

16個(gè)波束的DBF數(shù)據(jù)的帶寬為5 120 Mbps(16·10 MHz·32 bit)，本系統(tǒng)傳輸DBF數(shù)據(jù)的光纖為2根，每根的波特率為4 Gbps，考慮到8b10b編碼及Aurora協(xié)議的效率，該光纖通道也是能滿足DBF數(shù)據(jù)傳輸要求的。光電轉(zhuǎn)換模塊使用的是武漢永力公司的TLD850M10GR，該光模塊最大支持6.25 Gbps的傳輸波特率。

由于該雷達(dá)的DBF數(shù)據(jù)以及碼型較多，但FPGA的片內(nèi)存儲(chǔ)資源有限，且FPGA需完成較多的信號(hào)處理任務(wù)，設(shè)計(jì)使用外部DDR來緩存脈壓前的DBF數(shù)據(jù)、脈壓系數(shù)等，考慮到DBF數(shù)據(jù)的速率為5 120 Mbps及DDR訪問的效率0.8(為保險(xiǎn)起見，按0.8考慮，實(shí)際測試約為0.89)，外部DDR緩存的訪問速度至少為12.5 Gbps(5 120 Mbps·2·1.25)。在本設(shè)計(jì)中，DDR芯片選用Micron公司的MT41J128M16HA-125T，該芯片的數(shù)據(jù)位寬為16 bit，存儲(chǔ)容量為256 MB(128 MHz·16 bit)。該芯片的最大數(shù)據(jù)速率可以達(dá)到1 600 MT/s，即讀寫速度可以達(dá)到25.6 Gbps(1.6 GHz·16 bit)，可以滿足應(yīng)用。

FPGA是信號(hào)處理分機(jī)的主要芯片，DBF數(shù)據(jù)接收、DDR控制器以及脈沖壓縮模塊等均在FPGA中實(shí)現(xiàn)，根據(jù)處理資源的評(píng)估，F(xiàn)PGA芯片選用Xilinx公司的xc7v485t。FPGA的功能示意圖如圖3所示。上電后，PowerPC將各碼型的脈壓系數(shù)通過串行高速輸入輸出(SRIO)發(fā)送給FPGA，F(xiàn)PGA將其寫入DDR的相應(yīng)空間中，同時(shí)PowerPC在FPGA中建立不同碼型所對(duì)應(yīng)的脈壓系數(shù),存放在DDR地址空間的索引表。FPGA將接收到的DBF數(shù)據(jù)寫入DDR中，一幀數(shù)據(jù)接收完后，F(xiàn)PGA先從DDR中讀取該幀數(shù)據(jù)的工作參數(shù)，根據(jù)工作參數(shù)中的碼型信息，從脈壓系數(shù)的地址索引表獲取對(duì)應(yīng)的脈壓系數(shù)存放地址空間，然后從DDR的相應(yīng)空間中加載脈壓系數(shù)到片內(nèi)存儲(chǔ)空間；順序從DDR中讀取波束0～波束15的DBF數(shù)據(jù)到脈壓模塊，完成16個(gè)波束的脈沖壓縮處理，再將處理結(jié)果送入后面的處理模塊繼續(xù)進(jìn)行其他的處理。DBF數(shù)據(jù)的接收緩存和其脈沖壓縮處理是并行進(jìn)行的，即對(duì)當(dāng)前接收到的DBF數(shù)據(jù)幀緩存的同時(shí)，可以對(duì)之前已緩存的DBF數(shù)據(jù)幀進(jìn)行脈壓處理。下面重點(diǎn)介紹脈沖壓縮處理模塊的設(shè)計(jì)，關(guān)于數(shù)據(jù)緩存部分的DDR控制器及其直接存儲(chǔ)器存取(DMA)控制器的設(shè)計(jì)可參考文獻(xiàn)[4]。

圖3 FPGA的功能示意圖

3 脈壓模塊的設(shè)計(jì)

3.1 FFT結(jié)構(gòu)的選擇

從圖1容易看出，脈沖壓縮模塊所占用資源幾乎都為傅里葉變換(FFT)/逆傅里葉變換(IFFT)所占用，應(yīng)盡量減少脈沖壓縮模塊中FFT所占用的資源(片內(nèi)塊隨機(jī)存取存儲(chǔ)器(BRAM)存儲(chǔ)資源、DSP48運(yùn)算單元)。Xilinx公司提供了快速傅里葉變換IP核，可通過控制配置端口的信號(hào)來實(shí)時(shí)設(shè)置FFT變換長度，設(shè)置FFT運(yùn)算或IFFT運(yùn)算，這在很大程度上為設(shè)計(jì)提供了便利。該IP核提供3種結(jié)構(gòu)選擇[3]:

(1) 基-2，突發(fā)I/O。這種結(jié)構(gòu)采用單個(gè)基-2蝶形單元對(duì)輸入數(shù)據(jù)進(jìn)行變換，運(yùn)算消耗的時(shí)間最長,資源消耗最少。

(2) 基-4，突發(fā)I/O。這種結(jié)構(gòu)采用單個(gè)基-4蝶形單元對(duì)輸入數(shù)據(jù)進(jìn)行變換，并利用BRAM來存儲(chǔ)旋轉(zhuǎn)因子，運(yùn)算消耗的時(shí)間較長,資源消耗較少。

(3) 流水線型，數(shù)據(jù)流水I/O。這種結(jié)構(gòu)將若干基-2蝶形單元級(jí)聯(lián)起來，使得數(shù)據(jù)的輸入、計(jì)算、輸出可以流水進(jìn)行，從而可以達(dá)到很高的處理速度，但資源消耗較大。

在本設(shè)計(jì)中，F(xiàn)FT的工作頻率為200 MHz，通過仿真可知，在該工作頻率下，2個(gè)基-2的FFT(1個(gè)FFT、1個(gè)IFFT)可在1個(gè)PRT內(nèi)完成1個(gè)波束的脈沖壓縮運(yùn)算，16個(gè)波束的脈沖壓縮需要32個(gè)基-2的FFT；1個(gè)基-4的FFT(FFT和IFFT復(fù)用1個(gè)IP核)可在1個(gè)PRT內(nèi)完成1個(gè)波束的脈沖壓縮運(yùn)算，16個(gè)波束的脈沖壓縮需要16個(gè)基-4的FFT；2個(gè)流水線型FFT(1個(gè)FFT、1個(gè)IFFT)可在1/18的PRT內(nèi)完成1個(gè)波束的脈沖壓縮處理，16個(gè)波束可復(fù)用該脈壓模塊，即16個(gè)波束的脈沖壓縮只需要2個(gè)流水線型的FFT。

考慮到最長PRT的DBF數(shù)據(jù)長度及碼型寬度，F(xiàn)FT的長度選擇為8 192點(diǎn)。當(dāng)然，隨著PRT的減小，可通過FFT的配置端口相應(yīng)減少FFT的變換長度。使用不同結(jié)構(gòu)的FFT完成16個(gè)波束的脈沖壓縮所占用資源如表1所示。

表1 脈壓模塊占用資源

從表1可知，流水型的FFT占用資源最少，因此選擇了該結(jié)構(gòu)，16個(gè)波束的DBF數(shù)據(jù)共用1個(gè)脈沖壓縮模塊，順序?qū)γ總€(gè)波束的DBF數(shù)據(jù)進(jìn)行處理，為此，需要使用DDR緩存脈壓前的16個(gè)波束的DBF數(shù)據(jù)。

3.2 脈壓系數(shù)

脈壓系數(shù)H(W)即為匹配濾波器脈沖響應(yīng)h(n)的傅里葉變換。一般情況下，為了節(jié)省處理時(shí)間和處理資源，脈壓系數(shù)都是事先算好，存儲(chǔ)在片內(nèi)的存儲(chǔ)空間(如只讀存儲(chǔ)器(ROM))中。由于該雷達(dá)碼型較多，有多種脈寬的線性調(diào)頻、非線性調(diào)頻的發(fā)射波形，如將其對(duì)應(yīng)的脈壓系數(shù)都存儲(chǔ)在FPGA的片內(nèi)存儲(chǔ)空間，將會(huì)占用很多的存儲(chǔ)空間，為了節(jié)省寶貴的片內(nèi)存儲(chǔ)空間，上電后，PowerPC將各碼型的脈壓系數(shù)發(fā)送給FPGA，F(xiàn)PGA將其寫入DDR的相應(yīng)空間中。脈壓處理之前，F(xiàn)PGA首先將當(dāng)前碼型所對(duì)應(yīng)的脈壓系數(shù)從DDR中讀取并寫入片內(nèi)的BRAM中；FFT輸出時(shí)，順序從BRAM中讀取脈壓系數(shù)，并將其與FFT輸出數(shù)據(jù)相乘的結(jié)果作為IFFT的輸入。

在本設(shè)備中發(fā)射波形為正斜率調(diào)頻信號(hào)，由于混頻器高低本振的原因，在14.5 GHz頻率以下接收波形為正斜率，在14.5 GHz以上接收波形為負(fù)斜率，為此，每種碼型需有2套脈壓系數(shù)(正斜率和負(fù)斜率)，但通過計(jì)算可知，負(fù)斜率的脈壓系數(shù)可通過簡單的變換正斜率的脈壓系數(shù)獲得。

負(fù)斜率的脈壓系數(shù)H-(W)為其脈沖響應(yīng)的h-(n)的傅里葉變化:

(4)

式中:N為FFT點(diǎn)數(shù)。

real[H+(-W)]-j·imag[H+(-W)]

(5)

若將式(5)乘以j的結(jié)果作為脈壓系數(shù)，則其脈壓結(jié)果為原脈壓結(jié)果乘以j，這對(duì)脈壓的性能指標(biāo)沒有任何影響。即脈壓系數(shù)可表示為:

H-(W)={real[H+(-W)]-j·imag[H+(-W)]}·j=imag[H+(-W)]+j·real[H+(-W)]

(6)

因此，負(fù)斜率的脈壓系數(shù)的實(shí)部為正斜率脈壓系數(shù)的虛部的鏡像，負(fù)斜率脈壓系數(shù)的虛部為正斜率脈壓系數(shù)實(shí)部的鏡像。這使得負(fù)斜率的脈壓系數(shù)不需要存儲(chǔ)，只需簡單地對(duì)正斜率的脈壓系數(shù)進(jìn)行鏡像處理即可獲得，鏡像處理在FPGA中是容易實(shí)現(xiàn)的。當(dāng)接收波形為正斜率時(shí)，存儲(chǔ)脈壓系數(shù)的BRAM的讀取地址順序?yàn)?～FFTN_1(FFTN_1為FFT點(diǎn)數(shù)減1)；當(dāng)接收波形為負(fù)斜率時(shí)，存儲(chǔ)脈壓系數(shù)的BRAM的讀取地址順序?yàn)镕FTN_1～0。使用該方法對(duì)負(fù)斜率的回波進(jìn)行脈壓處理的仿真結(jié)果如圖4所示(所仿真回波為線性調(diào)頻(LFM)信號(hào)，帶寬為5 MHz，時(shí)寬為10 μs，脈壓系數(shù)使用海明窗加權(quán))。

3.3 塊浮點(diǎn)數(shù)據(jù)格式及其定點(diǎn)化

在數(shù)字信號(hào)處理系統(tǒng)中，數(shù)據(jù)表示格式可分為定點(diǎn)制、浮點(diǎn)制和塊浮點(diǎn)制，它們在實(shí)現(xiàn)時(shí)對(duì)系統(tǒng)資源的要求不同，工作速度也不同，有著不同的適用范圍[5]。

定點(diǎn)表示法使用最多，簡單且速度快，但動(dòng)態(tài)范圍有限，需要用合適的溢出控制規(guī)則(如定比例法)適當(dāng)壓縮輸入信號(hào)的動(dòng)態(tài)范圍，但這樣會(huì)降低輸出信號(hào)的信噪比。浮點(diǎn)表示法的優(yōu)點(diǎn)是動(dòng)態(tài)范圍大，可避免溢出，能在很大的動(dòng)態(tài)范圍內(nèi)達(dá)到很高的信噪比，主要缺點(diǎn)是系統(tǒng)實(shí)現(xiàn)復(fù)雜，硬件需求量大，成本和功耗高，而且速度較慢。

塊浮點(diǎn)表示法是定點(diǎn)法和浮點(diǎn)法的結(jié)合，兼有以上2種表示法的某些優(yōu)點(diǎn)。這種制式，1組數(shù)具有1個(gè)共同的指數(shù)，這個(gè)指數(shù)是這組數(shù)中最大的那個(gè)數(shù)的指數(shù)。由于塊浮點(diǎn)法只用1個(gè)單一的指數(shù)表示1組數(shù)的指數(shù)，因而節(jié)約了存儲(chǔ)器，簡化了系統(tǒng)。其主要優(yōu)點(diǎn)是：大動(dòng)態(tài)范圍、低截?cái)?或舍入)噪聲。從芯片實(shí)現(xiàn)角度上看，塊浮點(diǎn)表示法能夠在保證較高的信號(hào)處理質(zhì)量前提下，資源占用與定點(diǎn)算法相當(dāng)。這種表示法對(duì)于要運(yùn)算的數(shù)比較多、數(shù)值相近的情況特別適用，尤其適用于實(shí)現(xiàn)快速傅里葉變換算法。本脈壓模塊中的FFT核可選擇塊浮點(diǎn)表示法，考慮到塊浮點(diǎn)表示法的優(yōu)點(diǎn)，我們選擇了該表示法。

從式(3)容易看出，脈壓后數(shù)據(jù)的塊指數(shù)PC_EXP為FFT運(yùn)算后數(shù)據(jù)的塊指數(shù)FFT_EXP加上IFFT運(yùn)算后數(shù)據(jù)的塊指數(shù)IFFT_EXP(如圖3所示)。由于脈壓后的處理都為定點(diǎn)運(yùn)算，所以塊浮點(diǎn)表示法的脈壓后數(shù)據(jù)需轉(zhuǎn)換為定點(diǎn)表示法的脈壓后數(shù)據(jù)。

圖4 正負(fù)斜率LFM脈壓仿真

根據(jù)FFT的設(shè)置，塊浮點(diǎn)的脈壓后數(shù)據(jù)的尾數(shù)為24 bit，指數(shù)為6 bit，根據(jù)設(shè)計(jì)，脈壓后的定點(diǎn)數(shù)據(jù)的位寬為32 bit。定點(diǎn)化的目的是使最大的脈壓后定點(diǎn)數(shù)據(jù)的有效數(shù)據(jù)位寬為32 bit，由于脈壓系統(tǒng)為線性系統(tǒng)，脈壓前數(shù)據(jù)的幅度最大時(shí)，脈壓后數(shù)據(jù)的幅度也最大，為此設(shè)計(jì)了如下的定點(diǎn)化流程：在某一碼型下，模擬一幀幅度最大的脈壓前DBF數(shù)據(jù)，通過仿真，可得出此時(shí)脈壓后塊浮點(diǎn)數(shù)據(jù)的塊指數(shù)，該塊指數(shù)的值減去8記為該碼型的定點(diǎn)化指數(shù)。在實(shí)際工作時(shí)，根據(jù)脈壓后塊浮點(diǎn)數(shù)據(jù)的塊指數(shù)與該定點(diǎn)化指數(shù)的差值，對(duì)脈壓后塊浮點(diǎn)數(shù)據(jù)的24 bit的尾數(shù)進(jìn)行相應(yīng)的移位，如指數(shù)差值為正，脈壓后塊浮點(diǎn)數(shù)據(jù)的尾數(shù)左移相應(yīng)的位數(shù)(移位數(shù)為指數(shù)差值的絕對(duì)值);如指數(shù)差值為負(fù)，右移相應(yīng)的位數(shù)(移位數(shù)為指數(shù)差值的絕對(duì)值)。容易理解，當(dāng)脈壓前的數(shù)據(jù)為最大時(shí)，脈壓后的塊浮點(diǎn)數(shù)據(jù)的24 bit的尾數(shù)需左移8位，此時(shí)得到的32 bit的定點(diǎn)數(shù)據(jù)的有效數(shù)據(jù)位寬為32 bit。不同碼型對(duì)應(yīng)的定點(diǎn)化指數(shù)不一樣，需分別仿真確定。上電后，PowerPC將不同碼型對(duì)應(yīng)的定點(diǎn)化指數(shù)加載到FPGA中，在對(duì)塊浮點(diǎn)數(shù)據(jù)定點(diǎn)化時(shí)，根據(jù)碼型信息查找對(duì)應(yīng)的定點(diǎn)化指數(shù)。

4 脈沖壓縮模塊的測試

使用超高速集成電路硬件描述語言(VHDL)編寫FPGA程序，完成綜合與實(shí)現(xiàn)后，利用ModelSim仿真軟件對(duì)脈沖壓縮模塊進(jìn)行布局布線后仿真，此時(shí)的仿真已基本接近真實(shí)情況。仿真信號(hào)同圖4中負(fù)斜率LFM信號(hào)，仿真波形如圖5所示，橫坐標(biāo)為運(yùn)行時(shí)間，縱坐標(biāo)為幅度。從圖4和圖5可以看出波形一致，表明軟件設(shè)計(jì)正確，運(yùn)行正常。

圖5 脈壓模塊的Modelsim仿真

5 結(jié)束語

脈壓實(shí)現(xiàn)有時(shí)域法或頻域法。頻域法里的FFT有多種不同的實(shí)現(xiàn)結(jié)構(gòu)，沒有哪一種方法是最好的，工程應(yīng)用時(shí)需根據(jù)具體的運(yùn)算量來選擇實(shí)現(xiàn)方法，以達(dá)到較好的性價(jià)比。本文針對(duì)某型搜索雷達(dá)設(shè)計(jì)了一種頻域脈沖壓縮處理模塊，其中的FFT采用流水線型，該模塊在占用資源較少的情況下，能完成16個(gè)波束的脈沖壓縮處理，且其中的塊浮點(diǎn)算法減小了定點(diǎn)算法中的截?cái)嗾`差對(duì)脈壓輸出信噪比的影響。在FPGA軟件不變的情況下，通過PowerPC加載不同碼型的脈壓系數(shù)及其定點(diǎn)化指數(shù)，可實(shí)現(xiàn)不同碼型的脈沖壓縮處理，具有較好的靈活性。

[1] 吳太亮,劉崢.基于FPGA的時(shí)域脈沖壓縮器研究[J].制導(dǎo)與引信,2007,28(4):45-50.

[2] 賀知明,黃巍,向敬成.數(shù)字脈壓時(shí)域與頻域處理方法的對(duì)比研究[J].電子科技大學(xué)學(xué)報(bào),2002,31(2):120-124.

[3] Xilinx Company.Data Sheet.Fast Fourier Transform V9.0[R].San Jose,USA:Xilinx Company,2015.

[4] 顧峰.基于DMA傳輸方式方式的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J].艦船電子對(duì)抗,2009,32(2):108-111.

[5] 馬翠梅,陳禾,章菲菲.脈沖壓縮定點(diǎn)處理的量化噪聲分析[J].北京理工大學(xué)學(xué)報(bào),2013,33(9):965-969.

Realization of A Pulse Compression Processor in Frequency Domain Based on FPGA

GU Feng,DAI Jian

(The 723 Institute of CSIC,Yangzhou 225001,China)

Aiming at the characteristics of multiple beams and multiple code types,this paper designs a pulse compression processing module in frequency domain based on field programmable gate array (FPGA).The fast fourier transform (FFT) and inverse FFT (IFFT) in the compressor use streaming structure,and block float operation is adopted in FFT for reducing the influence of quantization error.The module uses digital beam forming (DBF) data and pulse compression coefficient before external double data rate (DDR) synchronous dynamic random access memory (SDRAM) buffer memory pulse compression.The relationship of corresponding pulse compression coefficients between positive frequency modulation (FM) signal and negative FM signal is also deduced,which can reduce a half of memory space for pulse compression coefficient.

field programmable gate array;pulse compression;fast Fourier transform;block float;frequency domain

2016-01-11

TN957.5

A

CN32-1413(2016)04-0105-05

10.16426/j.cnki.jcdzdk.2016.04.023