GPS軟件接收機(jī)載波跟蹤環(huán)路設(shè)計(jì)

余小輝

(中國(guó)電子科技集團(tuán)公司第13研究所，石家莊 050051)

?

GPS軟件接收機(jī)載波跟蹤環(huán)路設(shè)計(jì)

余小輝

(中國(guó)電子科技集團(tuán)公司第13研究所，石家莊 050051)

為研究GPS信號(hào)處理技術(shù)，首先設(shè)計(jì)了GPS軟件接收機(jī)的總體方案，然后對(duì)其中的關(guān)鍵模塊——載波跟蹤環(huán)進(jìn)行深入分析并擬定環(huán)路各部件的實(shí)現(xiàn)方案，利用MATLAB對(duì)環(huán)路進(jìn)行仿真分析，驗(yàn)證了該方案的可行性，最后在Altera公司的FPGA上完成了環(huán)路的設(shè)計(jì)。結(jié)果表明，Costas載波跟蹤環(huán)性能良好，完全能夠滿(mǎn)足GPS軟件接收機(jī)的工作要求，具有一定的工程參考價(jià)值。

GPS軟件接收機(jī)；載波跟蹤環(huán)；科斯塔斯環(huán)

0 引 言

全球定位系統(tǒng)(GPS)，作為成熟的衛(wèi)星導(dǎo)航系統(tǒng)之一，目前已經(jīng)被廣泛應(yīng)用到軍事、民用的各個(gè)領(lǐng)域，作為GPS用戶(hù)設(shè)備的接收機(jī)一直是國(guó)內(nèi)外很多公司和研究機(jī)構(gòu)的研發(fā)對(duì)象。目前，由于國(guó)外廠(chǎng)商對(duì)接收機(jī)核心技術(shù)的壟斷，國(guó)內(nèi)很多GPS接收機(jī)的生產(chǎn)還依賴(lài)國(guó)外原始設(shè)備制造(OEM)板的進(jìn)口，而我國(guó)的導(dǎo)航定位市場(chǎng)需求在日益擴(kuò)大，因此，完全地研制出自主知識(shí)產(chǎn)權(quán)的接收機(jī)，對(duì)于我國(guó)在GPS接收機(jī)技術(shù)上的獨(dú)立及發(fā)展我國(guó)的北斗二代衛(wèi)星導(dǎo)航系統(tǒng)都具有重要的意義[1]。

GPS軟件接收機(jī)，設(shè)計(jì)靈活，并能迅速分析和實(shí)現(xiàn)各類(lèi)算法。本文所設(shè)計(jì)的是GPS L1信號(hào)軟件接收機(jī)，主要由信號(hào)接收、射頻前端、相關(guān)器和導(dǎo)航解算4個(gè)部分組成。

相關(guān)器和導(dǎo)航解算部分是軟件接收機(jī)的核心， GPS軟件接收機(jī)的技術(shù)核心是相關(guān)器，用于捕獲并跟蹤GPS信號(hào)，送到后級(jí)處理。載波跟蹤環(huán)路，又稱(chēng)同相正交環(huán)、Costas環(huán)，是設(shè)計(jì)相關(guān)器的關(guān)鍵技術(shù)，因?yàn)檩d波的頻率和相位同步與否將直接影響到GPS接收機(jī)的性能和定位精度；Costas環(huán)中環(huán)路濾波器的參數(shù)對(duì)基帶信號(hào)處理部分的頻率帶寬和噪聲誤差會(huì)有重要影響[2]。因此本文重點(diǎn)介紹載波跟蹤環(huán)的設(shè)計(jì)。

1 Costas載波跟蹤環(huán)分析與設(shè)計(jì)

Costas載波跟蹤環(huán)由數(shù)控振蕩器、鑒相器、環(huán)路濾波器、低通濾波器等部分組成[3]。

數(shù)控振蕩器(NCO)用來(lái)產(chǎn)生本地載波信號(hào)，它與輸入中頻信號(hào)同相相乘及相移90°再相乘，相乘后再經(jīng)低通濾波器輸出，2路低通濾波器的輸出都加到arctan鑒相器上，它的輸出Δφe為輸入信號(hào)相位φs和NCO相位φr之差，經(jīng)環(huán)路濾波器濾波后加到NCO，在環(huán)路未鎖定時(shí)，Δφe控制NCO的頻率和相位，向縮小跟蹤誤差的方向調(diào)整。在環(huán)路鎖定后，相位差Δφe很小，從環(huán)路中的I路上的輸出數(shù)據(jù)即為導(dǎo)航電文。

在作者所設(shè)計(jì)的GPS接收機(jī)中，數(shù)據(jù)速率為50 bit/s，量化位數(shù)為2位，采樣速率為5 MHz，載波中心頻率為 1.405 MHz，輸入信噪比大于0 dB，要求環(huán)路鎖定后相位抖動(dòng)小于5°。

1.1 低通濾波器模塊

低通濾波器的作用是濾除中頻輸入信號(hào)相乘后產(chǎn)生的高次諧波和窄帶噪聲，由于在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中處理的GPS中頻信號(hào)為數(shù)字信號(hào)，采用積分清零器作為低通濾波器，先將輸入數(shù)字信號(hào)經(jīng)過(guò)2n個(gè)載波周期的累加，然后將數(shù)據(jù)通過(guò)移位寄存器右移n位，這樣既可以起到低通濾波的作用，又保證了環(huán)路的增益不變，不會(huì)使數(shù)據(jù)過(guò)大而溢出。

1.2 鑒相器模塊

鑒相器采用四象限反正切鑒相器，因?yàn)樗妮敵鲂盘?hào)與輸入幅值無(wú)關(guān)，在高信噪比和低信噪比時(shí)鑒相性能均為最佳，且輸出值直接為相位差φe，但計(jì)算量較大。反正切運(yùn)算采用查表法來(lái)實(shí)現(xiàn)時(shí)，要用到一個(gè)只讀存儲(chǔ)器(ROM),占用了FPGA很大的資源空間。為節(jié)省FPGA的資源，采用近似算法y=90°×Q/(Q+I)來(lái)代替y=arctan(Q/I)。這樣做的誤差很小，可以忽略，而且只需要一個(gè)加法器和一個(gè)除法器就可以實(shí)現(xiàn)。

1.3 NCO模塊

NCO的結(jié)構(gòu)框圖如圖1所示，累加器將輸入的N位頻率控制字M不斷累加，直到累加器溢出，得到以M為步長(zhǎng)的數(shù)字相位，通過(guò)保持寄存器得到要輸出的當(dāng)前相位，由當(dāng)前相位映射得到正余弦信號(hào)。每次NCO累加到溢出時(shí)，就完成了1個(gè)復(fù)現(xiàn)載波周期。采樣頻率fs為5 MHz，32 bit的NCO時(shí)鐘fclk為64 MHz，則NCO的頻率控制字為：

M=2Nfs/fclk=5×232/64=3.035 544×108

(1)

頻率分辨率為：

(2)

圖1 NCO的結(jié)構(gòu)框圖

1.4 環(huán)路濾波器模塊

環(huán)路濾波器的作用包括低通濾波和調(diào)節(jié)環(huán)路的跟蹤速度。環(huán)路濾波器采用一階數(shù)字環(huán)路濾波器來(lái)實(shí)現(xiàn)，原理圖如圖2所示。

圖2 一階數(shù)字環(huán)路濾波器框圖

通過(guò)建立數(shù)字鎖相離散域模型[4]，可以得到環(huán)路濾波器的2個(gè)參數(shù):

(3)

(4)

式中：ξ為阻尼系數(shù)，取ξ=0.707；BL為等效環(huán)路噪聲帶寬；T為NCO的相位校正間隔；Ko為鑒相器增益K0=2πfs/2NT；Kd為NCO增益，Kd=0.5Q(2N-1-1)·2B-1Dr。

在環(huán)路中，BL越小，環(huán)路噪聲越小，跟蹤精度越高，但跟蹤速度越慢；BL越大，跟蹤速度越快，但環(huán)路噪聲大，精度較低，并且環(huán)路容易失鎖[5]。根據(jù)經(jīng)驗(yàn)折衷考慮，取BL=30 Hz，算得環(huán)路自然角頻率ωn=8εBL/(4ε2+1)=56 Hz。

根據(jù)采樣時(shí)間取得T=1 ms, NCO采樣頻率fs取64 MHz，N為NCO中相位累加的位數(shù)，這里為32 bit。最后算得C1=0.035 5，C2=0.001 04，近似算法得到C1=2-5，C2=2-10。

2 載波跟蹤環(huán)路的仿真和實(shí)現(xiàn)

為了驗(yàn)證前文設(shè)計(jì)的載波跟蹤環(huán)方案的可行性，對(duì)環(huán)路進(jìn)行MATLAB仿真，如圖3。由仿真結(jié)果看到，環(huán)路在300 ms左右進(jìn)入了穩(wěn)定狀態(tài)，穩(wěn)定后載波相位差一直在0°上下，環(huán)路已經(jīng)完全鎖定。為了便于觀(guān)察環(huán)路仿真結(jié)果，仿真時(shí)設(shè)多普勒頻移為常值，仿真結(jié)果顯示，多普勒頻移在環(huán)路穩(wěn)定后一直穩(wěn)定在2 474 Hz左右。

圖3 載波相位差和多普勒頻移仿真圖

按照前文設(shè)計(jì)和仿真的參數(shù)對(duì)環(huán)路的各個(gè)部件在FPGA中用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)。對(duì)各個(gè)時(shí)鐘進(jìn)行了設(shè)置，GPS載波跟蹤環(huán)路的采樣時(shí)鐘頻率clk為5 MHz,環(huán)路中累加器的清零時(shí)鐘clr頻率為1 kHz,NCO的輸入時(shí)鐘頻率 nco_clk為64 MHz。圖4為FPGA仿真軟件QuartusⅡ?qū)崿F(xiàn)的載波跟蹤環(huán)路原理圖。

圖4 QuartusⅡ上實(shí)現(xiàn)的頂層寄存器傳輸級(jí)原理圖

在QuartusⅡ上對(duì)原理圖進(jìn)行仿真，得到環(huán)路的波形圖，如圖5所示。在仿真中將載波的初始相位差設(shè)為22.5°，初始頻率誤差設(shè)為110 Hz，在大約6.4 ms時(shí)，載波相位和頻率與給定值完全同步，環(huán)路鎖定，此后環(huán)路一直處于鎖定狀態(tài)。在環(huán)路中加入噪聲，輸入信噪比為5 dB時(shí)，同步時(shí)間約60 ms，鎖定后相位抖動(dòng)約8°，環(huán)路能夠較好地鎖定。該載波跟蹤環(huán)可以在含噪聲的GPS信號(hào)中使用，解調(diào)出碼調(diào)制的導(dǎo)航電文。

圖5 載波同步時(shí)環(huán)路的波形仿真圖

3 結(jié)束語(yǔ)

本文所設(shè)計(jì)的Costas載波跟蹤環(huán)已在GPS L1信號(hào)軟件接收機(jī)測(cè)試平臺(tái)上(如圖6所示)測(cè)試使用。

圖6 GPS L1信號(hào)軟件接收機(jī)測(cè)試平臺(tái)圖

測(cè)試使用的結(jié)果表明,該設(shè)計(jì)實(shí)現(xiàn)了捕獲靈敏

度≤-158 dBW，跟蹤靈敏度≤-160 dBW，定位精度≤3 m(1 rms，-158 dBW，GDOP<2)，性能良好，從而證明了設(shè)計(jì)的正確性和可行性。在以后的研究中，可以進(jìn)一步優(yōu)化跟蹤環(huán)路的算法，提高環(huán)路的性能。

[1] 劉基余．GPS衛(wèi)星導(dǎo)航定位原理與方法[M]．北京：科學(xué)出版社,2003：6-7.

[2] COSTAS J P.Synchronous Communication[J]．Proceedings of the IRE，1956，44(12)：1713-1718.

[3] 張欣．?dāng)U頻通信數(shù)字基帶信號(hào)處理算法及其VLSI實(shí)現(xiàn) [M].北京:科學(xué)出版社,2004.

[4] 余小輝．GPS L1信號(hào)處理技術(shù)研究與實(shí)現(xiàn)[D]．哈爾濱：哈爾濱工程大學(xué)，2009.

[5] 張安安,杜勇,韓方景．全數(shù)字Costas環(huán)在FPGA上的設(shè)計(jì)與實(shí)現(xiàn)[J]．電子工程師，2006(1)：18-20.

Design of Carrier Tracking Loop for Software GPS Receiver

YU Xiao-hui

(The 13th Research Institute,CETC,Shijiazhuang 050051,China)

To research into GPS signal processing technology,this paper firstly designs the total scheme for software GPS receiver,then deeply analyzes the key module——carrier tracking loop and designs the realization scheme of each part of the loop,uses MATLAB to perform simulation and analysis to the loop,validates the feasibility of this scheme,finally finishes the scheme design of the loop based on FPGA of Altera Co..The result indicates that the tracking performance of Costas carrier loop is well,can satisfy the requirements of software GPS receiver completely and has definite engineering reference value.

software GPS receiver;carrier tracking loop;Costas loop

2016-04-27

TN911.25

A

CN32-1413(2016)04-0088-04

10.16426/j.cnki.jcdzdk.2016.04.020