一種1553B總線接口模塊測試設備的設計與實現(xiàn)

安宏勇+范祥輝+武堅

摘要：隨著1553B總線在航空領域的大規(guī)模應用，低成本、高效率的接口模塊測試驗證尤為重要。本文設計并實現(xiàn)了基于串行總線架構的通用1553B總線接口模塊測試設備，通過將CPU外置并通過串行總線與測試工裝連接，在測試工裝內實現(xiàn)串行總線接口到并行總線接口的協(xié)議轉換，具有通貨量大、成本低、簡單易用的特點。長時間應用驗證表明，該設計能夠滿足1553B總線接口模塊試驗條件要求，對其他同類型接口模塊測試設備研制具有一定的參考價值。

關鍵詞：1553B總線；測試設備；協(xié)議轉換

中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2016）25-0168-03

Abstract：With the widespread application of 1553B bus in the aviation， low-cost and effective testing technology of the interface module is particularly important. In this paper， a kind of general 1553B testing equipment based serial bus architecture is designed. It realized the protocol conversion of serial bus interface to 1553B bus interface with the CPU outsiding and connecting with the testing equipment by the serial bus. It has low-cost and easy to used features. The long time application and testing results show that the design satisfy the testing requirement of 1553B bus interface module. It has a certain reference value for the design of other similar interface module testing.

Key words：1553B bus；testing equipment；protocol conversion

1 引言

1553B總線由于其成熟、可靠的特點已廣泛的作為飛機的機載總線應用于各個分系統(tǒng)中，在許多分系統(tǒng)中，總線接口模塊往往需要采用非標準局部總線設計來滿足與所在系統(tǒng)的數(shù)據(jù)交互功能。由于非標準總線定義各不相同，這就對總線接口模塊的測試和試驗造成了很大的難度。傳統(tǒng)的測試方法為每一種接口模塊設計專用的測試設備，與其相配套的CPU模塊來進行測試，這樣不僅成本高、通用性差、測試效率低，而且在試驗條件下對配套CPU模塊損害大。對于總線接口模塊的測試如何降低測試成本，并且提高測試效率已成急需解決的問題。

本文采用基于串行總線架構的測試設備設計，由于串行總線克服了并行總線在系統(tǒng)帶寬、可靠性和可擴展性等方面的固有缺陷，有利于數(shù)據(jù)的長距離有效傳輸，這就大大提高了設備的通用性及可靠性。

2 測試產品描述

多路傳輸數(shù)據(jù)總線接口（MBI）模塊是航空電子通信子系統(tǒng)最為重要的組成部分。各子系統(tǒng)通過MBI模塊接入1553B總線通信系統(tǒng)中。由于各個子系統(tǒng)沒有統(tǒng)一的標準，MBI模塊連接器有多種標準及自定義局部總線型號，而這些總線協(xié)議并不兼容，通用的測試設備至關重要。航空產品在交付前要經(jīng)過大量的試驗，包括低溫試驗、高溫試驗、ESS試驗及功能振動試驗等等，如果CPU端隨產品一塊試驗，這種高強度長時間的實驗對CPU端造成很大的損害，所以分離式的測試設備設計必不可少。

3工裝設計方案

MBI模塊測試設備滿足接口測試和通信測試的要求，包括測試工裝（內含4塊MBI模塊）、CPU端、工控機三部分。測試工裝完成MBI模塊安裝，提供主機信號、1553B信號及電源轉換功能；CPU端用于模擬用戶主處理器，通過運行驅動軟件完成對多個MBI模塊的控制；測試工裝與CPU端通過串行總線連接；工控機內裝1553B仿真卡，用于運行測試軟件和與測試工裝內各模塊相連；CPU端通過網(wǎng)口、串口與工控機相連，完成主機軟件的調試、加載。

3.1 硬件設計

方案中CPU端通過串行總線接口來訪問MBI模塊，串行總線信號先轉換為并行總線信號，可供標準并行接口MBI模塊工作使用，若為其他接口總線，可以進一步通過FPGA芯片轉換。本次測試產品為自定義總線接口，本設計以自定義總線接口為例。功能架構如圖1所示，測試工裝硬件電路包括：電源電路、時鐘電路、接口轉換電路、驅動隔離電路、主機接口電路。接口轉換電路中，標準并行總線接口轉換為自定義總線接口，然后通過驅動隔離電路與MBI模塊相連，從而實現(xiàn)CPU端對MBI模塊的配置和數(shù)據(jù)收發(fā)功能。加載程序及調試通過自定義總線引出的調試串口和調試網(wǎng)口實現(xiàn)。測試設備供電28V，然后通過電源轉換電路轉為各芯片使用的低電壓信號。

PCI作為一種通用的總線接口標準，它在目前的計算機系統(tǒng)中得到了非常廣泛的應用，本身可以直接供PCI接口的模塊使用。

PCI總線是地址/數(shù)據(jù)復用的總線，包括以下主要信號：AD（32位地址/數(shù)據(jù)總線）、C/BE（命令/字節(jié)使能信號）、FRAME（總線訪問發(fā)起信號）、DEVSEL（設備選擇信號）、IRDY（初始準備好信號）、TRDY（目標準備好信號）。PCI總線單周期訪問時序關系如圖2所示。

自定義總線已廣泛應用于機載嵌入式計算機系統(tǒng)，最高總線速度可達33MHz，位寬32位。自定義總線是地址、數(shù)據(jù)分開的總線，包括以下主要信號：XA（地址總線）、XD（32位數(shù)據(jù)總線）、XBE（字節(jié)使能）、XM/IO（表示總線周期為存儲器訪問周期或IO訪問周期）、XD/C（表示總線周期為數(shù)據(jù)周期或指令周期）、XW/R（表示總線周期為寫周期或讀周期）、XSEL（總線設備選擇信號）XCYC（訪問請求信號，表示總線周期的地址已有效）、XCMD（總線信號，表示總線周期的數(shù)據(jù)已有效）、XWAIT（等待信號，表示從設備未準備好）、XBS16（16位設備標識信號）。自定義總線訪問周期時序關系見圖3。

本設計在FPGA內部實現(xiàn)從PCI總線擴展自定義總線的控制，F(xiàn)PGA內部設置狀態(tài)機，對總線狀態(tài)進行監(jiān)控、轉換，實現(xiàn)了PCI總線至自定義總線的透明橋控制。雖然PCI與自定義總線協(xié)議不同，但是在訪問數(shù)據(jù)的時候，地址線、數(shù)據(jù)線、片選信號、讀寫使能信號都是并行發(fā)送的，邏輯需要處理的就是依據(jù)總線訪問信號來進行數(shù)據(jù)包解析和讀寫信號的提取，具體流程如下：

3.2 軟件設計

在本文中與CPU端采用PowerPC處理器，移植嵌入式實時操作系統(tǒng)VxWorks5.5，在Tornado環(huán)境下開發(fā)串行總線驅動和測試程序。

（1）主機串行總線接口驅動

系統(tǒng)上電后，主機串行總線接口驅動軟件對PowerPC的總線控制器和橋片進行配置，配置完成后，主機就可以訪問從設備。配置流程如圖5所示。

首先初始化PowerPC的基地址和空間大小。PowerPC在內部定義了多個局部存取窗口，按照優(yōu)先級選取一個窗口作為串行總線的配置窗口，可配置窗口大小和窗口的基地址。然后通過ID號能掃描PowerPC的串行總線設備，并對設備進行鏈路訓練。然后查詢訓練狀態(tài)，如果狀態(tài)為0x16，訓練通過，若果鏈路正常，可以進行下一步設置；如果不是，則需要檢查鏈路上的異常，出現(xiàn)異常的原因可能有物理鏈接、時鐘、以及PCB走線等。訓練通過后進行PowerPC的串行總線設備寄存器設置，需要把PowerPC的串行總線設備配置為主設備，設置為BUS0，點對點連接的設備為BUS1。配置完PowerPC的串行總線設備后再次掃描鏈路，查找鏈路上的橋片，橋片的總線號是BUS1，找到后再按照類型1配置橋片的頭標區(qū)，配置原級總線號、次級總線號寄存器，并配置下游設備的PCI空間基址和大小。

（2）多模塊訪問設計

為了實現(xiàn)同一個宿主機CPU模塊控制多個同一種MBI模塊，需要區(qū)分MBI模塊在主機存儲空間的地址。MBI模塊是通過雙口存儲器來實現(xiàn)和宿主機的數(shù)據(jù)交換、指令執(zhí)行。MBI模塊的雙口存儲器空間為0xX0000000～0xX0003FFFH，0xX*******H 的高位地址片選信號由CPU 模塊通過SEL0給出并連接到MBI模塊的大存儲器片選引腳。MBI模塊的宿主機接口部分電路用來譯碼的自定義總線地址信號A19～A16和MBI模塊的大存儲器片選來實現(xiàn)0xX0000000～0xX0003FFFH，可以將CPU 處理器的A22～A16 與MBI 模塊的A19～A16地址信號移位連接，實現(xiàn)MBI模塊占用宿主機CPU 不同的存儲器空間設計，實現(xiàn)一個CPU 可以同時初始化啟動4塊MBI模塊的設計思想。移位連接地址信號的連接邏輯框圖如圖6所示。

通過軟件編程的方法保證主機板CPU測試程序可以同時初始化和啟動4 塊MBI模塊。多MBI模塊和主機的接口地址如下：

MBI1：0xX0000000～0xX0003FFF 命令字單元：0xX0001BC0，消息接收區(qū)：0xX0001C00，發(fā)送區(qū)：0xX0001D00

MBI2：0xX0080000～0xX0083FFF 命令字單元：0xX0081BC0，消息接收區(qū)：0xX0081C00，發(fā)送區(qū)：0xX0081D00

MBI3：0xX0100000～0xX0103FFF 命令字單元：0xX0101BC0，消息接收區(qū)：0xX0101C00，發(fā)送區(qū)：0xX0101D00

MBI4：0xX0200000～0xX0203FFF 命令字單元：0xX0201BC0，消息接收區(qū)：0xX0201C00，發(fā)送區(qū)：0xX0201D00

4 測試驗證

依據(jù)產品功能，MBI模塊要進行三方面測試：資源測試，對MBI模塊每個節(jié)點進行資源有效性測試；通信測試，對MBI模塊每個節(jié)點進行通信有效性測試；循環(huán)測試，對MBI模塊每個節(jié)點進行循環(huán)測試。具體測試內容如圖7所示。

（1）MBI模塊資源測試

對MBI模塊進行資源有效性測試，主要包括IO測試（RTC測試）、DPRAM的讀寫測試、BIT測試和RESET測試，測試函數(shù)邏輯如下：

a. 根據(jù)測試菜單提示，進入不同的資源測試；

b. RTC測試：根據(jù)地址讀取高16位和低16位的RTC值，并將其拼為32位RTC值，調用MBI模塊驅動軟件接口Delay_nus延遲，再讀取RTC值，與之前讀取的值進行比較；

c. DPRAM測試：向指定地址寫入指定值，將地址中存儲數(shù)據(jù)取出，并與寫入值進行比較；

d. BIT測試：調用MBI模塊驅動軟件接口MBI_BitDrv，檢查返回值；

e. RESET測試：調用MBI模塊驅動軟件接口MBI_ResetDrv，檢查返回值；

f. 根據(jù)返回結果打印。

（2）MBI模塊通信測試

對MBI模塊每個節(jié)點進行通信有效性測試，測試函數(shù)邏輯如下：

a. 調用MBI模塊驅動軟件接口MBI_OpenDevice打開設備；

b. 調用MBI模塊驅動軟件接口MBI_dataInit初始化MBI模塊輸入、輸出串口，通信地址；

c. 根據(jù)MBI模塊驅動軟件接口MBI_RefreshDrv發(fā)送消息，調用MBI模塊驅動軟件接口MBI_ReadDrv從Buffer中讀取數(shù)據(jù)；

d. 根據(jù)測試結果打印。

（3）MBI模塊循環(huán)測試

對MBI模塊每個節(jié)點進行循環(huán)測試，依次進行上述所有測試，測試函數(shù)邏輯如下：

a. 進入循環(huán)，根據(jù)循環(huán)次數(shù)依次進行IO測試（RTC測試）、DPRAM測試、BIT測試、通信測試；

b. 循環(huán)結束，根據(jù)設置的參量統(tǒng)計各個測試的失敗次數(shù)；

c. 根據(jù)測試結果打印。

5 總結

本文主要介紹了一種基于串行總線接口的1553B總線接口模塊測試設備的設計與實現(xiàn)，通過將CPU外置并通過串行總線與測試工裝連接，在測試工裝內實現(xiàn)串行總線接口到并行總線接口的協(xié)議轉換以及并行總線接口到自定義總線接口的協(xié)議轉換，解決了傳統(tǒng)的1553B總線接口模塊一對一測試的問題，大大提高了測試設備的通用性和可靠性，有效降低了成本，為1553B總線接口模塊的批量測試驗證提供了方法和技術。

參考文獻：

[1] 于海勛， 苗紫暉. 基于1553B的一種測試系統(tǒng)設計[J]. 西安工業(yè)大學學報，2009，29（2）：172?176.

[2] 國防科工委. GJB29A?97 數(shù)字式時分制指令/響應型多路傳輸數(shù)據(jù)總線[S]. 北京：國防科工委，1997.

[3] 王海鋒，梁晶晶，田苗. 某型測試系統(tǒng)中1553B 總線通信設計與應用[J]. 現(xiàn)代電子技術，2013，36（7）：44?46.

[4] RaviBudruk，DonAnderson，TomShanley. PCIExpress系統(tǒng)體系結構標準教材[M]. 電子工業(yè)出版社，2005.

[5] 王齊. PCIExpress體系結構導讀[M]. 機械工業(yè)出版社，2011.