基于CPLD的隧道燈控制電路設(shè)計(jì)

周家萍 譚?？?李榮翠

（1興義民族師范學(xué)院， 貴州 興義 562400； 2貴州大學(xué)， 貴州 貴陽 550000）

基于CPLD的隧道燈控制電路設(shè)計(jì)

周家萍1譚?？?李榮翠2

（1興義民族師范學(xué)院， 貴州 興義 562400； 2貴州大學(xué)， 貴州 貴陽 550000）

隨著社會(huì)的發(fā)展，交通越來越便利，對于多山的貴州地區(qū)，想要實(shí)現(xiàn)交通的便利，隧道是必不可少的工程，而其中隧道燈的節(jié)能控制就是人們不可忽視的問題。在實(shí)際生活中隧道燈的節(jié)能控制的方法有很多，這里采用的是CPLD來實(shí)現(xiàn)這一功能。利用CPLD設(shè)計(jì)的電路可對隧道照明區(qū)域進(jìn)行分段控制，做到“車近燈亮，車過燈滅”，消除“黑洞效應(yīng)”和“白洞效應(yīng)”，為駕駛員提供良好的駕駛環(huán)境，提高行駛安全性。同時(shí)，“車近燈亮，車過燈滅”的工作方式改變了現(xiàn)有隧道燈24h常亮的工作方式，節(jié)約大量電能。

隧道燈的控制；CPLD；電路設(shè)計(jì)

隨著經(jīng)濟(jì)的高速發(fā)展，隨著西部大開發(fā)戰(zhàn)略的實(shí)施，我國高速公路在山區(qū)修建越來越多，由于山區(qū)地形、地質(zhì)、水文條件復(fù)雜，造成了構(gòu)造物眾多，橋梁隧道總長占路線長度的比例大，有的山區(qū)高速公路，橋隧比例高達(dá)70%～80%。因此橋梁和隧道成為了實(shí)現(xiàn)高速公路建設(shè)的關(guān)鍵，也使公路隧道照明成為了一項(xiàng)重要的內(nèi)容。高速公路在山區(qū)修建越來越多，造成隧道數(shù)量的增多，而隧道照明只有在照明亮度達(dá)到要求時(shí)才能保證行駛安全。因此，隧道用電就成為高速公路運(yùn)營管理部門的一筆沉重的負(fù)擔(dān)。目前我國高速公路隧道照明系統(tǒng)普遍采用全天運(yùn)行的長明燈模式，能夠?qū)崿F(xiàn)照明自動(dòng)控制的非常有限，這種傳統(tǒng)的隧道照明系統(tǒng)存在著大量電能浪費(fèi)問題。

本文利用CPLD設(shè)計(jì)的電路可對隧道照明區(qū)域進(jìn)行分段控制，做到“車近燈亮，車過燈滅”，消除“黑洞效應(yīng)”和“白洞效應(yīng)”（在汽車進(jìn)入隧道時(shí)，由于光照變化較大，駕駛員會(huì)一時(shí)適應(yīng)不了，感覺洞口很黑，無法辨清道路狀況而產(chǎn)生“黑洞效應(yīng)”，這會(huì)使得司機(jī)容易對速度和距離的判斷產(chǎn)生偏差，從而帶來嚴(yán)重的安全隱患；相反，當(dāng)車從隧道駛出時(shí)，由于隧道內(nèi)外光差，外部較亮，也會(huì)使駕駛員不適應(yīng)，而分辨不清路況產(chǎn)生“白洞效應(yīng)”），為駕駛員提供良好的駕駛環(huán)境，提高行駛安全性。同時(shí)，“車近燈亮，車過燈滅”的工作方式改變了現(xiàn)有隧道燈24h常亮的工作方式，節(jié)約大量電能。

一、照明系統(tǒng)硬件設(shè)計(jì)

1.電路實(shí)現(xiàn)目標(biāo)要求

當(dāng)有車輛接近隧道時(shí)，傳感器傳遞信號(hào)，第一組燈立即點(diǎn)亮，第二組燈延遲十秒后點(diǎn)亮，第三組第四組等依次類推，共有二十組燈，每組1000W的功率。第一組燈點(diǎn)亮后若再無車輛經(jīng)過，三分鐘后自動(dòng)熄滅，第一組熄滅后第二組延遲十秒熄滅，其他組依次類推。若在三分鐘內(nèi)再次有車輛經(jīng)過，第一組燈繼續(xù)點(diǎn)亮并重新計(jì)時(shí)三分鐘，其他組依次延遲十秒后與第一組一致。照明電路系統(tǒng)在設(shè)計(jì)過程中，用按鍵K1表示車輛接近隧道時(shí)傳感器所產(chǎn)生信號(hào)，led燈代替隧道燈。

2.硬件系統(tǒng)設(shè)計(jì)

根據(jù)題目要求并經(jīng)過仔細(xì)分析，考慮到硬件軟件的因素，大致可將系統(tǒng)分為：物體感應(yīng)模塊，時(shí)鐘模塊，按鍵控制模塊，中央控制模塊，顯示模塊。如圖1-1所示。

圖1-1 系統(tǒng)整體框圖

3.各模塊的硬件電路設(shè)計(jì)

（1）物體感應(yīng)模塊設(shè)計(jì)

本文用按鍵來代替是否有車輛經(jīng)過所產(chǎn)生的信號(hào)，在實(shí)際應(yīng)用中檢測是否有車輛經(jīng)過的傳感器類型有很多種并且技術(shù)已經(jīng)相當(dāng)成熟。MRS101是一款集成了隧道磁阻(TMR)傳感器和CMOS技術(shù)，為高靈敏度、高速、低功耗、高精度應(yīng)用而開發(fā)的雙極磁開關(guān)。MRS101采用高精度推挽式半橋TMR磁傳感器和CMOS集成電路，包括TMR電壓發(fā)生器、比較器、施密特觸發(fā)器和CMOS輸出電路，能將變化的磁場信號(hào)轉(zhuǎn)化為數(shù)字電壓信號(hào)輸出。MRS101通過內(nèi)部電壓穩(wěn)壓器來提供溫度補(bǔ)償電源，并允許寬的工作電壓范圍。MRS101以低電壓工作、1微安級(jí)的供電電流、高響應(yīng)頻率、寬的工作溫度范圍、優(yōu)越的抗外磁干擾特性稱為眾多低功耗、高性能應(yīng)用的理想選擇。如下圖1-2所示。

圖1-2 功能框圖

輸出和磁場的關(guān)系見下表1-1

表1-1 輸出和磁場的關(guān)系

平行于TMR傳感器敏感方向的磁場超過工作點(diǎn)門限BOP時(shí)，MRS101輸出低電平。當(dāng)平行于TMR傳感器敏感方向的磁場低于釋放點(diǎn)BRP時(shí)，MRS101輸出高電平。磁場工作點(diǎn)和釋放點(diǎn)的差值就是傳感器的回差BH。為了降低外部噪聲，可在傳感器電源和地之間增加一個(gè)濾波電容(靠近傳感器)。如應(yīng)用電路圖所示，典型值為0.1uF。電路圖見圖1-3。

圖1-3 電路圖

（2）時(shí)鐘模塊設(shè)計(jì)

時(shí)鐘模塊選用的時(shí)鐘源是晶振為50MHz的有源晶體?？蓪舻牧翜缗c延遲提供精確的時(shí)間控制。原理圖見下圖1-4所示。

圖1-4 時(shí)鐘源原理圖

（3）按鍵控制模塊設(shè)計(jì)

本文用到兩個(gè)按鍵K1與K2，按鍵K1被按下時(shí)，代表有車接近隧道，產(chǎn)生低電平，松開后代表無車輛接近，產(chǎn)生高電平，低電平是觸發(fā)信號(hào)。按鍵K2為復(fù)位信號(hào)，按下按鍵，所有燈均滅，重新開始等待K1信號(hào)。松開后可循環(huán)上述過程。電路原理圖如下圖1-5。

圖1-5 按鍵電路原理圖

（4）中央控制模塊設(shè)計(jì)

本文是基于CPLD中的EPM240T100C5N芯片來控制全局，此芯片引腳豐富功能強(qiáng)大，并相比與其他FPGA經(jīng)濟(jì)實(shí)惠，但因邏輯單元過小，只有240個(gè)邏輯單元，所以只能實(shí)現(xiàn)兩個(gè)燈的功能。經(jīng)過仿真后，又在Cyclone II的EP2C35F672C6ES芯片上實(shí)現(xiàn)了8個(gè)LED的控制，并確認(rèn)了此功能的實(shí)現(xiàn)，模擬了隧道燈的控制。

CPLD（Complex Programmable LogicDevice）復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（在系統(tǒng)編程）將代碼傳送到目標(biāo)芯片中，實(shí)習(xí)設(shè)計(jì)的數(shù)字系統(tǒng)。

CPLD與FPGA的比較優(yōu)勢如下：

①CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合完成時(shí)序邏輯。

②CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可測的，而FPGA 的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。

③CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或FASTFLASH技術(shù)，無需外部存儲(chǔ)器芯片，使用簡單。而FPGA的編程信息需存放在外部存儲(chǔ)器上，使用方法復(fù)雜。

④CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測性。這是由于FPGA是門級(jí)編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級(jí)編程，并且其邏輯塊之間的互聯(lián)是集總式的。

⑤在編程方式上，CPLD主要是基于E2PROM或FASTFLASH存儲(chǔ)器編程，編程次數(shù)可達(dá)1萬次，優(yōu)點(diǎn)是系統(tǒng)斷電時(shí)編程信息也不丟失。FPGA大部分是基于SRAM編程，編程程序會(huì)在系統(tǒng)斷電時(shí)丟失，每次上電時(shí)，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。

⑥CPLD保密性好，F(xiàn)PGA保密性差。

本文的主芯片采用ALTERA?MAXII系列的EPM240T100C5N(相當(dāng)于8650門CPLD,容量是以前的EPM7128的兩倍，并且可以燒寫至少10萬次以上)。MAX?II器件采用了全新的CPLD體系結(jié)構(gòu)，在所有CPLD系列中單位I/O成本最低，功耗最低。MAXII運(yùn)用了低功耗的工藝技術(shù)，和前一代MAX器件相比，成本降低了一半，功率降至十分之一，容量增加了四倍，性能增加了兩倍。主板采用雙電源供電：USB供電和穩(wěn)壓電源供電，只要二者有一個(gè)接通，試驗(yàn)板便可獲得5V和3.3V的工作電壓。(實(shí)際操作中,只需給核心板或主板上一個(gè)電源接口供電即可)。發(fā)光管電路，十二只LED發(fā)光管，可以用于各種閃爍或交通燈指示用途的編程。有6個(gè)獨(dú)立按鍵電路可供使用。

（5）顯示模塊設(shè)計(jì)

本文用LED代替隧道燈來模擬燈的亮滅與延遲，電路原理圖如圖1-6。

在實(shí)際應(yīng)用中，可利用弱電控制強(qiáng)電，用3.3V的輸出電壓與繼電器或光耦放大器相連，繼電器或光耦放大器的另一端是220V控制的隧道燈。例如光耦放大器，當(dāng)有3.3V電壓時(shí)，光電二極管導(dǎo)通，發(fā)光使三極管導(dǎo)通，隧道燈點(diǎn)亮。原理圖如圖1-7。

圖1-6 led電路原理圖

圖1-7 光耦放大器原理圖

4.硬件系統(tǒng)原理圖

本文硬件系統(tǒng)的總體原理圖見下圖1-8。

圖1-8 電路原理總圖

在實(shí)際應(yīng)用中將led的每一個(gè)接口與一個(gè)光耦放大器Vi相接即完成實(shí)際的連接。

二、軟件設(shè)計(jì)與調(diào)試

1.軟件系統(tǒng)設(shè)計(jì)

本軟件系統(tǒng)共包括主程序部分，led燈控制亮滅時(shí)間部分，燈與燈之間延遲時(shí)間部分。通過EPM240芯片與內(nèi)部晶振50MHz時(shí)鐘，在Verilog語言編程的基礎(chǔ)上進(jìn)行設(shè)計(jì)，分成兩個(gè)模塊，并對兩個(gè)模塊進(jìn)行調(diào)用，可以達(dá)到理論上20組燈的控制。

（1）led燈時(shí)間控制程序設(shè)計(jì)

本文中每組燈均與第一組亮的時(shí)間相同，只是依次延遲十秒，故第一組燈為核心并設(shè)計(jì)出第一組燈的控制流程圖。在這段程序中，無論何時(shí)只要按下K2鍵，燈就會(huì)立刻全部滅，流程圖如圖2-1。

圖2-1 LED控制流程圖

每組燈自身情況初始滅，有信號(hào)亮三分鐘，無信號(hào)，三分鐘之后滅，若三分鐘之內(nèi)有信號(hào)則繼續(xù)亮三分鐘。

（2）延遲時(shí)間程序設(shè)計(jì)

本段程序是燈與燈之間延遲十秒的程序，每一組燈充當(dāng)下一組燈的控制信號(hào)。狀態(tài)轉(zhuǎn)換圖如圖2-2。

圖2-2 延遲狀態(tài)轉(zhuǎn)換圖

（3）主模塊程序設(shè)計(jì)

將各功能連接好后見下圖2-3。

圖2-3 RTL視圖

由于EPM240芯片對應(yīng)的板子只有十二只LED燈，故在這里只做了十二個(gè)的設(shè)計(jì)，若在實(shí)際中需要二十組或更多，只需連接芯片其余可用引腳，并添加主程序內(nèi)容即可，方便易行。

（4）仿真結(jié)果

仿真過程中，4個(gè)時(shí)鐘周期代替10s，10個(gè)時(shí)鐘周期代替3min，12個(gè)led，仿真時(shí)間范圍從0ns到1us。

圖2-4 仿真結(jié)果

當(dāng)產(chǎn)生復(fù)位信號(hào)時(shí)，所有信號(hào)清零，所有燈均滅。

圖2-5 產(chǎn)生復(fù)位信號(hào)的仿真結(jié)果

2.整體系統(tǒng)的軟件調(diào)試

CPLD與FPGA系列電路板常用的編程軟件是quatus ii，本文使用的是quatus ii9.0，該軟件能對Verilog語言與VHDL語言進(jìn)行語言編譯。同時(shí)能夠在編寫過程中調(diào)試程序的錯(cuò)誤并且支持模塊化設(shè)計(jì)，縮短了開發(fā)周期減少了開發(fā)難度。本文利用Verilog語言進(jìn)行編程調(diào)試并進(jìn)行RTL電路的觀測，此軟件自帶仿真工具可進(jìn)行基本的仿真功能，減少了硬件調(diào)試中的風(fēng)險(xiǎn)和難度。

本文介紹的以CPLD為核心的隧道燈控制電路系統(tǒng)，根據(jù)電路實(shí)際的設(shè)計(jì)目標(biāo)要求設(shè)計(jì)實(shí)現(xiàn)了對隧道燈的智能分段控制，并通過仿真進(jìn)行了驗(yàn)證，實(shí)現(xiàn)了隧道燈“車近燈亮，車過燈滅”的節(jié)能目標(biāo)。

[1]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程（第二版）[M]北京航天航空大學(xué)出版社,2008.

[2]周興華CPLD入門與實(shí)踐[M].中國電力出版社,2011.

[3]Mark Zwolinski著System Verilog數(shù)字系統(tǒng)設(shè)計(jì)[M]，.電子工業(yè)出版社，2011.

[4]閻石，王紅，數(shù)字電子技術(shù)基礎(chǔ)[M]，高等教育出版社，2012.

責(zé)任編輯：王文寶

Tunnel lamp control circuit design based on CPLD

ZHOU jia-ping1TAN fu-kui1Li rong-cui2
（Xingyi Normal University for Nationalities,Xingyi，Guizhou 562400,China；GuizhouUniversity,Guiyang，Guizhou550000，China)

With the development of society,more convenient for mountainous areas in Guizhou,to achieve ease of transport,tunnels are essential engineering and energy saving control of tunnel lighting is the problem not to be ignored.Tunnel lights in real life there are many ways of energy-saving control,the CPLD is used to implement this functionality.Using CPLD to design circuits the control of tunnel lighting zones,so that"Near car lights,car lights off too"to eliminate the"black hole effect“and the”white hole effect",providing drivers with good driving environment,improve driving safety.Meanwhile，“Near car lights,car lights off too”way of working changes the existing tunnel lamp 24h always works,saves a lot of power.

Tunnel light controlling,CPLD,circuit design

1009—0673（2016）03—0120—05

TM352

A

2016—04—15

黔西南州科技計(jì)劃項(xiàng)目（2014—7）：“高速公路隧道節(jié)能照明控制系統(tǒng)LED燈具控制器研究”的階段性成果。

周家萍，（1976— ），女，貴州興仁人，興義民族師范學(xué)院物理與工程技術(shù)學(xué)院副教授，工學(xué)碩士,主要從事電子技術(shù)方面教學(xué)及研究。